Transordinateur d\'INMOS
Le transordinateur (le " tout-minuscule du INMOS ; transputer" ; était la forme écrite officielle) était un pilote conception de calcul concourante du microprocesseur de des années 80 du INMOS , une compagnie britannique du semi-conducteur du basée dans le Bristol . Pendant quelque temps vers la fin des années 80 beaucoup ont considéré comme étant le transordinateur la prochaine grande conception pour le futur du calcul.
Aujourd'hui, ce morceau intéressant est en grande partie oublié. Tandis que finalement un échec commercial, l'architecture de transordinateur était fortement influent en provoquant de nouvelles idées dans l'architecture informatique, plusieurs dont ont réapparu dans différentes formes dans les systèmes modernes.
Fond
Au début des années 80, il s'est avéré que les unités centrales de traitement conventionnelles atteignaient leurs limites d'exécution. Jusqu'à ce temps, la quantité de concepteurs de circuits pourrait placer sur un morceau a été limitée principalement à fabriquer des issues. Mais avec des améliorations continues du " ; fabbing" ; le processus (fabrication), cette restriction a disparu et bientôt le problème est devenu que les morceaux pourraient tenir plus de circuits que les concepteurs ont su employer. Bientôt les conceptions traditionnelles de CISC atteignaient un plateau d'exécution, et il n'était pas clair il pourrait être surmonté.Il a semblé que la seule manière vers l'avant était d'augmenter l'utilisation du parallélisme, l'utilisation de plusieurs unités centrales de traitement qui fonctionneraient ensemble pour résoudre plusieurs tâches en même temps. Ceci a dépendu des machines en question pouvant courir plusieurs tâches immédiatement, un processus connu sous le nom de traitement multitâche . Il avait généralement été trop difficile pour que les conceptions précédentes d'unité centrale de traitement manipulent ce, mais des conceptions plus récentes pouvaient l'accomplir effectivement. Il était clair qu'à l'avenir ce serait un dispositif de tous les logiciels d'exploitation
Un effet secondaire de la plupart de conception multitâche est qu'il permet souvent également aux processus d'être courus sur les unités centrales de traitement physiquement différentes, dans ce cas on le connaît comme multitraitement . Une unité centrale de traitement peu coûteuse construite avec le multitraitement à l'esprit a pu permettre à la vitesse d'une machine d'être augmentée en ajoutant les unités centrales de traitement additionnelles, potentiellement bien meilleur marché qu'en employant une conception plus rapide simple d'unité centrale de traitement.
Conception
Le transordinateur (puter COM d'istor de transport de ) était le premier microprocesseur d'usage universel conçu spécifiquement pour être employé dans des systèmes d'informatique parallèle. Le but était de produire une famille des morceaux s'étendant en puissance et coût qui pourraient être câblés ensemble pour former un ordinateur complet. Le nom a été choisi pour indiquer que le rôle que les différents transordinateurs joueraient : des nombres de eux seraient employés en tant que blocs fonctionnels de base, juste comme les transistors avaient plus tôt.
À l'origine le plan était de faire le transordinateur coûter seulement quelques dollars par unité. INMOS les a vus étant employés pour pratiquement tout, de l'opération comme unité centrale de traitement principale pour un ordinateur à agir en tant que contrôleur de la Manche de pour des unités de disques dans la même machine. Des cycles disponibles sur quelconque d'entre ces transordinateurs ont pu être employés pour d'autres tâches, considérablement augmentant l'exécution globale des machines.
Même un transordinateur simple aurait tous les circuits requis pour travailler par lui-même, un dispositif généralement lié aux microcontrôleurs que l'intention était de permettre à des transordinateurs d'être reliée ensemble aussi facilement comme possible, sans condition pour un autobus complexe (ou la carte mère). La puissance et un signal d'horloge simple ont dû être fournis peu autrement, mais : le RAM , un contrôleur de RAM, l'appui et même un RTOS tout d'autobus ont été incorporés.
Liens
La conception de base de la publication périodique incluse de de transordinateur lie qui lui a permis de communiquer avec jusqu'à quatre autres transordinateurs, chacun à 5, 10 ou 20 Mbits/s de &ndash ; ce qui avait lieu très rapidement pour les années 80. Tout nombre de transordinateurs pourrait être relié ensemble au-dessus même des liens assez longs (dizaines de mètres) pour former un " de calcul simple ; farm" ;. Une machine de bureau hypothétique pourrait avoir deux du " ; " bas de gamme ; transordinateurs gérant des tâches de l'entrée-sortie sur certaines de leurs lignes périodiques (accrochées jusqu'au matériel approprié) tandis qu'ils parlaient à un de leurs plus grands cousins agissant en tant qu'unité centrale de traitement sur des autres.Il y avait des limites à la taille d'un système qui pourrait être établi de cette fa4con. Puisque chaque transordinateur a été lié à des autres dans une disposition point par point fixe, l'envoi des messages à un transordinateur plus éloigné a exigé des messages d'être transmis par relais par chaque morceau sur la ligne. Ceci a présenté un retard avec chaque " ; hop" ; au-dessus d'un lien, menant à de longs retards sur de grands filets. Pour résoudre ce problème INMOS a également fourni zéro-retardent le commutateur qui a relié jusqu'à 32 transordinateurs (ou commutateurs) dans encore de plus grands réseaux.
Initialisation
Des transordinateurs pourraient être initialisés au-dessus des liens de réseau (par opposition à la mémoire comme dans des la plupart des machines) ainsi un transordinateur simple pourrait commencer vers le haut le réseau entier. Il y avait une goupille appelée BootFromROM qui une fois affirmé causé le transordinateur pour commencer deux bytes à partir du dessus de la mémoire (suffisamment pour jusqu'à un saut en arrière de 256 bytes, habituellement hors de la ROM). Quand cette goupille n'a pas été affirmée, le premier byte qui est arrivé en bas de n'importe quel lien était la longueur d'un circuit fermé à télécharger, qui a été placé dans la basse mémoire et la course. Les longueurs « spéciales » de 0 et de 1 étaient réservées pour le « coup d'oeil » et « pousser » - permettre l'inspection et le changement du RAM dans un transordinateur unbooted. Après un coup d'oeil (qui a exigé une adresse) ou une poussé (qui a pris une adresse de mot, et un mot des données - le bit 16 ou 32 selon la largeur de base de mot de la variante de transordinateur) que le transordinateur reviendrait à attendre un circuit fermé.
Programmateur
Le soutien des liens était des circuits additionnels qui ont manipulé l'établissement du programme du trafic au-dessus de eux. Les processus attendant sur des communications feraient une pause automatiquement tandis que les circuits de gestion de réseau finissaient le son indiquent ou écrivent. D'autres processus fonctionnant sur le transordinateur seraient alors donnés à cela la durée de la transformation. Elle a inclus deux niveaux de priorité pour améliorer le opération en temps réel du multiprocesseur de et de . Le même système logique a été employé pour communiquer entre les programmes fonctionnant sur un transordinateur simple, mis en application comme " ; links" de réseau virtuel ; dans la mémoire. Programme ainsi demander n'importe quelle entrée ou le rendement a automatiquement fait une pause tandis que l'opération accomplie, une tâche qui a normalement exigé le du système d'exploitation de manipuler en tant qu'arbitre de matériel. Les logiciels d'exploitation sur le transordinateur n'ont pas dû manipuler l'établissement du programme : en fait, on a pu considérer le morceau lui-même pour avoir un OS à l'intérieur de lui.Pour inclure toute cette fonctionnalité sur un morceau simple, la logique du noyau du transordinateur était plus simple que la plupart des unités centrales de traitement. Tandis que certains l'ont appelé un RISC dû à sa nature plutôt disponible (et parce que c'était un mot à la mode souhaitable de vente alors), c'était fortement microprogrammé par a eu un ensemble de registre limité, et les instructions complexes de mémoire-à-mémoire, qui placent entreprise TI dans le camp de CISC . À la différence d'enregistrer-lourd charge-stocker les unités centrales de traitement de RISC, le transordinateur a eu seulement trois registres de données, qui se sont comportés comme pile. En outre un indicateur de zone de travail a indiqué une pile de mémoire conventionnelle, facilement accessible par l'intermédiaire de la charge locale et stocke des instructions locales. Ceci permis pour le transfert du contexte d'une transaction très rapide en changeant simplement l'indicateur de zone de travail en mémoire employée par un autre processus (une technique utilisée dans un certain nombre de conceptions de contemporain). Les trois contenus de pile de registre n'étaient pas certaines instructions passées préservées, comme le saut, quand le transordinateur pourrait faire un commutateur de contexte.
Ensemble d'instruction
L'ensemble d'instruction de transordinateur a comporté des instructions à 8 bits divisées en Opcode et grignotements de l'opérande le " ; upper" ; le grignotement a contenu les 16 codes d'instruction primaires possibles, lui faisant un très des peu d'ordinateurs minimaux commercialisés d'ensemble d'instruction de le " ; lower" ; le grignotement a contenu l'opérande constant immédiat simple, utilisé généralement comme excentrage relativement à l'indicateur de zone de travail (pile de mémoire). Deux instructions du préfixe ont permis la construction de plus grandes constantes en ajoutant leurs grignotements inférieurs aux opérandes des instructions suivantes. Des instructions additionnelles ont été soutenues par l'intermédiaire du actionnent le code d'instruction de (Opr), qui a décodé l'opérande constant comme opcode prolongé de zéro-opérande, prévoyant l'expansion presque sans fin et facile d'ensemble d'instruction pendant que de plus nouvelles réalisations du transordinateur étaient présentées.Les 16 instructions « primaires » d'un-opérande étaient : -
Trams
Pour fournir des moyens faciles de prototypage, les systèmes de construction et de configuration de multiple-transordinateur, INMOS ont présenté la norme du TRAM (module de de transordinateur) en 1987. UN TRAM était essentiellement une carte-fille de bloc constitutif comportant un transordinateur et, sur option, une mémoire externe et/ou des périphériques, avec les connecteurs normalisés simples fournissant la puissance, les liens de transordinateur, l'horloge et les signaux de système. De diverses tailles de TRAM ont été définies, du TRAM de base de la taille 1 (3.05 dedans) jusqu'à la taille 8 (3. INMOS a produit une gamme des cartes mères de TRAM pour différents autobus de centre serveur tels que le AIS , le microcanal ou le VMEbus .
Logiciel
Des transordinateurs ont été prévus pour être programmés using le langage de programmation d'Occam , basé sur le calcul de processus de du CSP . En fait il est juste pour indiquer que le transordinateur a été construit spécifiquement pour courir l'occam, encore plus que des conceptions contemporaines de CISC ont été établies pour courir des langues comme le Pascal ou le C . Occam a soutenu la simultanéité et canal-a basé la communication d'interprocessus ou d'inter-processeur comme partie fondamentale de la langue. Avec le parallélisme et des communications établies dans le morceau et la langue l'interaction avec elle directement, écrivant le code pour des choses comme des contrôleurs de périphérique est devenue un &ndash de trivialité ; même le code le plus fondamental pourrait observer les portes série pour l'entrée-sortie, et dormirait automatiquement quand il n'y avait aucune donnée.L'environnement de développement initial d'occam pour le transordinateur était le système de développement de transordinateur de d'INMOS D700 (TDS). C'était un environnement de développement integrated peu orthodoxe incorporant un rédacteur, un compilateur, un éditeur de liens et un programme de mise au point (post mortem). Le TDS était lui-même une application de transordinateur écrite dans l'occam. L'éditeur de texte de TDS était notable parce que c'était un rédacteur se pliant , permettant à des blocs de code d'être cachés et indiqués, pour rendre la structure du code plus évidente. Malheureusement, la combinaison d'un langage de programmation peu familier et d'un environnement de développement également peu familier n'a fait rien pour la popularité tôt du transordinateur. Plus tard, INMOS libérerait des compilateurs croisés plus conventionnels d'occam, les panoplies d'outils de l'occam 2 de .
Les réalisations de plus de langages de programmation traditionnels, tels que C, Fortran , ADA et Pascal étaient également plus tardives libérées par INMOS et tiers fournisseurs. Les ces élargissements ou bibliothèques de langue habituellement inclus fournissant, d'une manière moins élégante, occam-comme la simultanéité et la communication canal-basée.
Le manque du transordinateur de soutien de mémoire virtuelle virtuelleee a empêché la mise en communication des variantes traditionnelles du UNIX du système d'exploitation, bien que des ports du UNIX-comme des logiciels d'exploitation de (tels que Minix et Idris Whitesmiths ) aient été produits. Un avancé UNIX-comme du système d'exploitation distribué par , Hélios , a été également conçu spécifiquement pour des systèmes de multi-transordinateur par le logiciel de périhélie de .
Réalisations
Les premiers transordinateurs ont été annoncés dans le 1983 et libérés dans le 1984 .
En accord avec leur rôle comme microcontrôleur - comme des dispositifs, ils ont inclus le RAM à bord et un contrôleur intégré de RAM qui ont permis à plus de mémoire d'être ajoutée sans n'importe quel matériel additionnel. À la différence d'autres conceptions, les transordinateurs n'ont pas inclus des lignes d'entrée-sortie : ce devaient être ajoutés avec le matériel attaché aux liens périodiques existants. Il y avait une ligne de « événement », semblable à la ligne de l'interruption d'un processeur conventionnel. Traité comme canal, un programme pourrait « entrer » du canal d'événement, et procède seulement après que la ligne d'événement a été affirmée.
Tous les transordinateurs ont fonctionné d'une entrée d'horloge externe de 5 mégahertz ; ceci a été multiplié pour fournir l'horloge de processeur.
Le transordinateur n'a pas inclus un MMU ou un système de la mémoire virtuelle virtuelleee .
Des variantes de transordinateur (sauf le T9000 décommandé) peuvent être classées par catégorie dans trois groupes : la série de 16 bits du T2 du , les séries à 32 bits du T4 du et les séries à 32 bits du T8 avec l'appui à point mobile de du 64-bit d'IEEE 754 .
Peu de 2h16 de T
Le transordinateur de 16 bits de prototype était le S43 , qui a manqué du programmateur et du transfert par blocs DMA-commandé sur les liens. Lors de lancement, le T212 et le M212 (ce dernier avec un contrôleur de disques à bord) étaient les offres de 16 bits. Le T212 était disponible en des estimations de la fréquence d'horloge de processeur de 17. Le T212 a été remplacé par le T222 , avec le RAM de sur-morceau augmenté 2 du kB à 4kB, et, plus tard, le T225 . Cet appui supplémentaire du point de rupture de correction (en prolongeant le J 0 d'instruction) plus quelques instructions supplémentaires de l'ensemble d'instruction T800. Le T222 et T225 ont fonctionné à 20 mégahertz.
Peu de 4h32 de T
Lors du lancement, le T414 était l'offre à 32 bits. À l'origine, la première variante à 32 bits était d'être le T424 , mais les difficultés de fabrication ont signifié que ceci a été remodelé comme T414 avec le RAM à bord de 2 kB au lieu du kB 4 prévu. Le T414 était disponible dans des variétés de 15 et 20 mégahertz. Le RAM plus tard a été rétabli au kB 4 sur le T425 (dans des variétés de 20, 25 et 30 mégahertz), qui a également ajouté l'appui de point de rupture du J 0 et les instructions T800 supplémentaires. Le T400 , en septembre le libéré 1989 , était 20 un dérivé peu coûteux de mégahertz T425 avec le kB 2 et deux au lieu de quatre liens, destinés au ont inclus le marché des systèmes .
T8 : virgule flottante
Le transordinateur de seconde génération du T800 , présenté dans le 1987 , a inclus une unité 64-bit de virgule flottante et trois inscriptions additionnelles à l'utilisation de virgule flottante, en plus d'un ensemble d'instruction prolongée. Il a également eu le kB 4 de RAM à bord et était disponible dans des versions de 20 ou 25 mégahertz. L'appui de point de rupture a été ajouté dans le postérieur T801 et le T805 , l'ancien comportant l'adresse séparée et les bus de données pour améliorer l'exécution. Le T805 était également disponible postérieur comme cloison de 30 mégahertz.Un augmenté T810 a été prévu, qui aurait eu plus de RAM, davantage et des liens plus rapides, des instructions supplémentaires et microcode amélioré, mais ceci a été décommandé autour du 1990.
INMOS a également produit une série de morceaux de soutien pour les processeurs de transordinateur, tels que le commutateur de lien de manière du C004 32 et le " du C012 ; adapter" de lien ; ce qui a permis à des liens de transordinateur d'être connectés à un bus de données à 8 bits.
Marchés
Tandis que le transordinateur était simple mais puissant comparé à beaucoup de conceptions contemporaines, il n'est jamais venu près d'atteindre son but de l'utilisation universellement dans des rôles d'unité centrale de traitement et de microcontrôleur. Dans le royaume de microcontrôleur, le marché a été dominé par les machines à 8 bits où le coût était la seule grande considération. Ici, même les T2s étaient trop puissants et chers pour la plupart des utilisateurs.En ordinateur de bureau d'ordinateur de /monde poste de travail , le transordinateur était assez rapide (opération à environ 10 MIPS à 20 mégahertz). C'était excellente exécution pour le début des années 80, mais au moment où le T800 FPU-équipé embarquait, d'autres conceptions de RISC l'avaient surpassé. Ceci pourrait avoir été atténué en grande partie si les machines avaient utilisé les transordinateurs multiples comme prévu, mais T800s coûté environ $400 une fois présenté, qui ont signifié un rapport pauvre de prix/performance. Peu de systèmes de poste de travail transordinateur-basés ont été conçus ; le plus notable être probablement le poste de travail de transordinateur d'Atari de .
Le transordinateur était plus réussi dans le domaine du mettent en parallèle massivement calculant, où plusieurs fournisseurs ont établi les systèmes transordinateur-basés vers la fin des années 80 . Celles-ci ont inclus le Meiko (fondé par les employés ex-INMOS), les systèmes de virgule flottante de , le Parsytec et le Parsys . Plusieurs établissements scolaires britanniques ont fondé des activités de recherches dans l'application des systèmes parallèles transordinateur-basés, y compris l'école d'enseignement technique 'centre de transordinateur de s Bristol et l'université de Bristol de de du projet concourant de l'ordinateur géant d'Edimbourg de de s d'Edimbourg '.
T9000
INMOS s'est amélioré sur l'exécution des transordinateurs de la série T8 avec l'introduction du T9000 ( appelé H1 pendant le développement). Le T9000 a partagé la plupart des dispositifs avec le T800, mais est entré plusieurs morceaux de la conception dans le matériel et a ajouté plusieurs dispositifs pour l'appui de Superscalar . À la différence des modèles plus tôt, le T9000 a eu une cachette à grande vitesse vraie de 16 kB au lieu du RAM, mais également permis l'à employer comme mémoire et inclus MMU-comme la fonctionnalité pour manipuler toute la ceci (connu comme PMI ). Pour la vitesse additionnelle le T9000 a caché les 32 endroits principaux de la pile, au lieu de trois comme dans les versions antérieures.Le T9000 a employé une canalisation de cinq étapes pour bien plus de vitesse. Une addition intéressante était le mérou de qui rassemblerait des instructions hors de la cachette et les grouperait dans de plus grands paquets de 4 bytes pour alimenter la canalisation plus rapidement. Les groupes ont alors accompli dans un cycle simple, comme si ils étaient de plus grandes instructions simples travaillant sur une unité centrale de traitement plus rapide.
Le système de lien a été amélioré à un nouveau mode de 100 mégahertz, mais à la différence des systèmes précédents les liens n'étaient plus de haut en bas compatibles. Ce nouveau protocole de communication paquet-basé s'est appelé le DS-Lien de et plus tard a été formé la base de la norme périodique d'interconnexion d'IEEE 1355 . Le T9000 a également ajouté le matériel de routage liaison appelé le VCP (processeur de la Manche virtuelle) qui a changé les liens de point par point en réseau vrai, tenant compte de la création de tout nombre des canaux virtuels de sur les liens. Ceci a signifié que les programmes plus ont dû ne se rendre compte de la disposition physique des raccordements. Une gamme des morceaux de soutien de DS-Lien ont été également développées, y compris le commutateur à barres croisées de manière du C104 32, et l'adapteur de lien du C101 .
Les longs retards dans le développement de T9000 ont signifié que les plus rapides charge-stockent des conceptions le surpassaient déjà avant qu'il ait dû être libéré. En fait il uniformément n'a pas atteint son propre but d'exécution de battre par un facteur de dix le T800 : quand le projet a été finalement décommandé il réalisait toujours seulement environ 36 MIPS à 50 mégahertz. Les retards de production ont provoqué le quolibet que la meilleure architecture de centre serveur pour un T9000 était un rétroprojecteur.
C'était trop pour INMOS, qui n'a pas eu le placement requis pour continuer le développement. À cette heure, la compagnie avait été vendue à GV-Thomson (maintenant STMicroelectronics ), dont le foyer était le marché de systèmes inclus, et par la suite le projet T9000 a été abandonné. Cependant, un transordinateur à 32 bits largement remodelé destiné aux applications incluses, la série du ST20 , plus tard a été produit, utilisant une certaine technologie développée pour le T9000. Le noyau ST20 a été incorporé aux chipsets pour la boîte de Placer-dessus de et les applications du GPS .
Comparaison avec la technologie moderne
Ironiquement il était en grande partie par le parallélisme interne additionnel qui les conceptions conventionnelles d'unité centrale de traitement ont obtenu plus rapidement. Au lieu d'employer un système explicite de fileter-niveau aimer le transordinateur, conceptions d'unité centrale de traitement est devenu parallèle implicitement au niveau d'instruction, regardant le code étant couru et alors la distribution des instructions qui n'affectent pas chaque-autres résulte à travers un certain nombre d'unités de calcul internes dans le noyau d'unité centrale de traitement. Cette forme de parallélisme, connue sous le nom de Superscalar , a prouvé plus approprié au calcul d'usage universel. Le plus en critique, elle et l'exécution spéculative ont fourni une augmentation réelle d'exécution au code existant. Par des applications existantes de accélération, le microprocesseur classique « d'unité centrale de traitement simple » est parvenu à dépasser les systèmes parallèles tels que le transordinateur, dont les avantages d'exécution ont seulement apparu dans des installations de massif-multiprocesseur. Les langages de programmation traditionnels du temps - Pascal, Fortran, C et plus défunt C++ - ont manqué de n'importe quelle parallélisation intrinsèque, ainsi de ce parallélisme simple-UNITÉ CENTRALE DE TRAITEMENT ont fourni un speedup sans nécessité de récrire l'application using des technologies non mûres.
Néanmoins, le modèle des processeurs bon marché et coopérants multiples peut être trouvé dans le faisceau de de prolifération calculant les systèmes de qui ont dominé la conception de l'ordinateur géant au 21ème siècle. À la différence de dans l'architecture proposée de transordinateur, les unités de traitement dans ces systèmes sont en général semblables aux serveurs conventionnels. Elles possèdent des unités centrales de traitement avec une architecture superscalar interne, l'accès aux quantités substantielles de mémoire et souvent de mémoire à disque, et les logiciels d'exploitation et les interfaces de réseau conventionnels. L'architecture de logiciel employée pour rassembler les processus de coopération de logiciel à travers les processeurs légèrement connectés dans ces systèmes est en général bien plus lourde que celle mis en application dans l'architecture de transordinateur.
Le problème fondamental que le transordinateur essayait de résoudre, cependant, n'a pas été loin assorti à l'échec du transordinateur. Le problème étendent la plupart du temps dormant pendant plus de 20 années supplémentaires -- et pendant ce temps les comptes de transistor ont doublé à plusieurs reprises -- mais les concepteurs de microprocesseur finalement ont manqué de buts auxquels utiliser les ressources physiques disponibles. D'ailleurs, les solutions sur laquelle l'industrie a arrangé être peu différent essentiellement de ceux proposés par INMOS.
Aujourd'hui (2007), même Intel creusent 2 meurent, avec peu de modification, est recherché pour actionner tout à partir des cahiers de 2 livres aux ordinateurs géants de multiton. La tendance vers consolider les composants, particulièrement interfaces de réseau, dans l'unité centrale de traitement des produits elle-même est également en cours bon et est prévue pour devenir traditionnelle bientôt. D'ailleurs, beaucoup d'excitation se concentre sur des conceptions plus spécialisées de Système-sur-un-Morceau qui, comme le transordinateur, sont presque entièrement d'un seul bloc. En fait, les ordinateurs géants les plus puissants au monde, basé sur des conceptions d'Université de Columbia et lancé sur le marché comme IBM BlueGene, ne sont rien moins ou les incarnations plus que réelles du transordinateur rêvent. Elles sont de vastes ensembles des morceaux identiques et relativement à performance réduite de SoC ; versions modifiées dont aussi puissance le Wii de Nintendo.
Les tendances récentes ont également essayé de résoudre le dilemme de transistor des manières qui auraient été trop anachroniques même pour INMOS. Près d'ajouter des composants à l'unité centrale de traitement mourir et plaçant des matrices de multiple dans un système, les noyaux multiples d'endroit moderne de processeurs de plus en plus dans un meurent. Tandis que le transordinateur luttait pour s'insérer même un noyau dans son budget de transistor, concepteurs, travaillant avec un fois 1000 plus de transistors, placer maintenant typiquement plusieurs.
Les choses les plus importantes s'être produit dans les décennies depuis le transordinateur, cependant, sont concernées pas par le matériel mais le logiciel. Seulement maintenant, en tant que techniques de programmation parallèle sont finalement obligatoires dans les esprits des réalisateurs, sont les architectures parallèles commençant à fournir des résultats. En ces périodes de changement, même des approches entièrement nouvelles à la programmation sont considérées des goûts de la technologie ATI, de CUDA de NVidia, de l'IBM, et du PeakStream qui jettent les inefficacités du superscalarism en embrassant le parallélisme dominant explicite à la place. Cependant, la programmation parallèle est encore considérée difficile et le monde continue d'attendre un outil qui dissiperait définitivement cette barrière prolongée.
Voir également
le David mai , IEEE de
.
| Random links: | Nishinippon Shimbun | Été volé | Amitié (Pittsburgh) | Personnes de Marma | Transputor_de_INMOS |