Tejas et Jayhawk

Le Tejas était un nom de code pour le microprocesseur de s d'Intel le 'qui était d'être un successeur au plus défunt Pentium de 4 avec le noyau du Prescott . Le Jayhawk était un nom de code pour ses contre-parties de Xeon . L'annulation des processeurs a en mai 2004 souligné la transition historique d'Intel de son foyer sur les processeurs à un noyau aux processeurs du Duel-noyau .

Début 2003, Intel a montré que la conception de Tejas et d'un plan le libérait autrefois en 2004, mais l'a mise au loin à 2005 plus tard. Intel, cependant, a annoncé qu'il a décommandé le développement le 7 mai 2004. Les analystes attribuent le retard et l'annulation certaine au problème de la chaleur dû à la puissance d'énergie prodigieuse du noyau, comme c'était le cas à l'étude de Prescott et son augmentation médiocre d'exécution au-dessus de Northwood . Cette annulation a reflété l'intention d'Intel de se concentrer sur des morceaux de duel-noyau pour la plate-forme d'Itanium . En ce qui concerne les processeurs de bureau, les efforts de développement d'Intel ont décalé au Pentium M la micro-architecture (un dérivé lui-même de la micro-architecture de Pentium III ) utilisée dans la plate-forme de cahier de Centrino , qui a offert une capacité de traitement au rapport de puissance d'énergie considérablement plus haut que cela offerte par Prescott et tout autre NetBurst a basé des conceptions. Les résultats de ces efforts de développement étaient la ligne de processeur du noyau d'Intel de , et plus tard le Intel creusent la ligne de 2 , prévoyant et construisant sur les avantages produits duels indigènes du Pentium M et de l'Intel de offre les premiers de noyau l'ordinateur de bureau et l'ordinateur portable.

Cette transition marque l'extrémité de la ligne de NetBurst du développement de l'unité centrale de traitement d'Intel qui a commencé en arrière par le Pentium original 4 .

Conception et microarchitecture

Tejas aurait construit sur le Microarchitecture de NetBurst du Pentium 4. Tejas devait être construit à l'origine sur un processus du nanomètre du 90, se déplaçant plus tard à un processus du nanomètre du 65. On a rapporté que la version de 90 nanomètre du processeur a 1 cachette du mb L2, alors que le morceau de 65 nanomètre augmenterait la cachette au mb 2. Il y avait également d'être une version duelle du noyau appelé par Tejas Cedarmill (ou de Cedar Mill selon la source). Ce Cedarmill ne devrait pas être confondu avec le Pentium 4 Cedar Mill de 65 nanomètre. La cachette de trace de aurait été probablement augmentée, et le nombre d'étapes de canalisation a été grimpé jusqu'à entre 40 et 50 étapes. Il y aurait eu une version améliorée du de Hyper-Filetage, comme une nouvelle version du SSE (très probablement elles se seraient appelées SSE4 , mais elles n'auraient pas nécessairement été le même SSE4 que dans le Penryn ). Tejas slated pour fonctionner aux fréquences du gigahertz de 7 ou plus haut qui est plus de deux fois plus haut que clockspeed d'une unité centrale de traitement typique du microarchitecture de noyau de qui l'a remplacé dans la ligne d'Intel. L'unité centrale de traitement a été décommandée tard dans son développement après qu'elle ait atteint sa phase de Tapeout .

Random links: