SPARC

Le SPARC (hitecture calable d'ARC de rocessor de P de S ) est une architecture de jeu d'instructions de du microprocesseur du RISC à l'origine conçue dans le 1985 par le Sun Microsystems .

Le SPARC est une marque déposée d'International de SPARC de , le inc. , une organisation institutée dans le 1989 pour favoriser l'architecture de SPARC et pour fournir l'essai de conformité. L'International de SPARC a été prévu pour ouvrir l'architecture de SPARC pour faire un plus grand écosystème pour la conception, qui a été autorisée à plusieurs fabricants, y compris le Texas Instruments , le Atmel , le semi-conducteur de cyprès de , et le Fujitsu . En raison de l'International de SPARC, l'architecture de SPARC est entièrement ouverte et non-proprietary.

Des réalisations de l'architecture de SPARC ont été au commencement conçues et employées pour le poste de travail du Sun-4 de Sun et les systèmes du serveur , remplaçant leurs systèmes plus tôt du Sun-3 basés sur le famille de Motorola 68000 de des processeurs. Plus tard, des processeurs de SPARC ont été employés dans des serveurs de la SMP produits par le Sun Microsystems , le Solbourne et le Fujitsu , notamment.

Dispositifs

L'architecture de SPARC a été fortement influencée par les conceptions premières de RISC comprenant le RISC I et II de l'Université de Californie de , de Berkeley et du IBM 801. Ces conceptions originales de RISC étaient minimalistes, incluant car peu de dispositifs ou op-codes car possible et visant à exécuter des instructions à un taux de presque une instruction par rhythme. Ceci les a rendues semblables à l'architecture de MIPS de de plusieurs manières, y compris le manque d'instructions comme se multiplier ou diviser. Un autre dispositif de SPARC influencé par ce mouvement tôt de RISC est la fente de retard de branche de .

Le processeur de SPARC contient habituellement l'autant d'en tant que 128 registres d'usage universel. À un point quelconque, seulement 32 d'entre eux sont immédiatement évidents au logiciel - 8 sont les registres globaux (un dont, le g0 , est câblé à zéro, ainsi seulement 7 d'entre eux sont utilisables en tant que registres) et l'autre 24 sont de la pile de registres. Formes de ces 24 registres ce qui s'appelle une fenêtre de registre de , et à l'appel de fonction/au retour, cette fenêtre sont déplacées à travers la pile de registre. Chaque fenêtre a 8 registres locaux et les parts 8 s'inscrit à chacune des fenêtres adjacentes. Les registres action sont employés pour passer des paramètres de fonction et renvoyer des valeurs, et les registres locaux sont utilisés pour maintenir des valeurs locales à travers des appels de fonction. Le " ; Scalable" ; dans le SPARC vient du fait que les spécifications de SPARC permettent à des réalisations de mesurer des processeurs incorporés vers le haut par de grands processeurs de serveur, partageant tout le même ensemble d'instruction (nonprivileged) de noyau. Un des paramètres architecturaux qui peuvent mesurer est le nombre de fenêtres mises en application de registre ; les spécifications permettent de 3 à 32 fenêtres à mettre en application, ainsi l'exécution peut choisir de mettre en application chacun des 32 pour fournir l'efficacité maximum de pile des appels, ou pour mettre en application seulement 3 pour réduire le temps de transfert du contexte d'une transaction, ou pour mettre en application un certain nombre entre eux. D'autres architectures qui incluent les dispositifs semblables de dossier de registre incluent le Intel i960 , le IA-64 , et le AMD 29000 .

L'architecture est passée par quelques révisions. Elle a gagné le matériel multiplient et divisent la fonctionnalité dans la version 8. La mise à niveau la plus substantielle a eu comme conséquence la version 9, qui est des spécifications 64-bit du (adressage et données) SPARC.

Dans la version 8 de SPARC, le dossier de registre de la virgule flottante a 16 registres à double précision du . Chacun de eux peut être employé en tant que deux registres de la précision simple , fournissant un total de 32 registres de précision simple. Une paire de parité de nombre de registres à double précision peut être utilisée comme registre de la précision de quadruple de , de ce fait permettant 8 registres de précision de quadruple. La version 9 de SPARC a ajouté 16 registres plus à double précision (qui peuvent également être accédés pendant que 8 registres de précision de quadruple), mais ces registres additionnels ne peuvent pas être accédés pendant que la précision simple s'enregistre.

Étiqueté ajouter et soustraire les instructions exécutent s'ajoute et soustrait sur des valeurs supposant que les deux bits inférieurs ne participent pas au calcul. Ceci peut être utile dans l'exécution du temps d'exécution pour le ml , le blèsent , et langues semblables qui pourraient employer un format étiqueté de nombre entier.

L'architecture à 32 bits de SPARC V8 est purement une grande-endian architecture du . L'architecture 64-bit de SPARC V9 utilise de grandes-endian instructions du , mais peut accéder à des données dans le grand-endian petit-endian ordre de byte de ou de , choisi au niveau d'instruction d'application (charge/magasin) ou au niveau de page de mémoire (par l'intermédiaire d'un arrangement de MMU). Ce dernier est employé souvent pour des données de accès en soi de petits-endian dispositifs du , de ce type sur des autobus de PCI.

Histoire

Il y a eu trois révisions importantes de l'architecture. La première révision éditée était la version à 32 bits 7 (V7) de SPARC en 1986. La version 8 (V8), une définition augmentée de SPARC d'architecture de SPARC, a été libérée en 1990. SPARC V8 a été normalisé comme IEEE 1754-1994, une norme d'IEEE pour une architecture à 32 bits de microprocesseur. La version 9, l'architecture 64-bit de SPARC de SPARC, a été libérée par l'International de SPARC en 1993. Début 2006, Sun a libéré des spécifications d'architecture prolongée, l'architecture 2005 d'UltraSPARC. L'architecture 2005 d'UltraSPARC inclut prolongements non seulement nonprivileged et la plupart des parties privilégiées de SPARC V9, mais également tous les architecturaux (tels que le présent de CMT, hyperprivileged, de FORCE 1 de , et de FORCE 2) dans les processeurs d'UltraSPARC de Sun commençant par l'exécution de T1 d'UltraSPARC de . L'architecture 2005 d'UltraSPARC inclut les prolongements standard de Sun et demeure conforme avec les pleines spécifications du niveau 1 de SPARC V9. L'architecture a fourni la compatibilité binaire d'application continue de la première exécution de SPARC V7 en 1987 dans les réalisations d'architecture de Sun UltraSPARC.

En date du décembre 2005 Sun a annoncé que leur conception de T1 d'UltraSPARC serait originaire ouvert, et en mars 2006 le plein code source est devenu disponible par l'intermédiaire du projet d'OpenSPARC .

Parmi de diverses réalisations de SPARC, SuperSPARC et UltraSPARC-I de Sun étaient très populaires, et ont été employés comme systèmes de référence pour Spéc. les repères CPU95 et CPU2000 de . Le 296 ; Mégahertz UltraSPARC-II est le système de référence pour le repère de Spéc.

SPARC64

Depuis 1995, le Fujitsu (au commencement par sa filiale, systèmes informatiques HAL) a conçu des processeurs de SPARC V9-compliant sous la marque SPARC64. Les derniers processeurs de cette série sont SPARC64 V, utilisé dans la famille du PRIMEPOWER de Fujitsu des serveurs ; et le SPARC64 VI, employé par Sun Microsystems et Fujitsu dans des leurs serveurs de M-classe de l'entreprise de SPARC de .

Caractéristiques de microprocesseur de SPARC

< ! -- D'où l'information de résumé obtient utilisée ? N'importe où ? -->

Appui du système d'exploitation

Les machines de SPARC ont généralement employé le SunOS de Sun ou les logiciels d'exploitation de Solaris mais d'autres logiciels d'exploitation tel que le NEXTSTEP , le RTEMS , le FreeBSD , le OpenBSD , le NetBSD , et le Linux sont également employés sur les systèmes SPARC-basés.

En 1993, le Intergraph a annoncé un port de Windows NT à l'architecture de SPARC, mais il plus tard a été décommandé.

Réalisations de source ouverte

Deux entièrement réalisations de la source ouverte de l'architecture de SPARC existent.
Le LEON est un à 32 bits, simple-filètent l'exécution de la version 8 de SPARC, conçue en vue des applications de l'espace. Le code source est écrit dans le VHDL , et autorisé sous le GPL .
Le T1 d'OpenSPARC est un 64-bit, l'exécution de 32 fils conformément à l'architecture 2005 d'UltraSPARC et au code source de la version 9. de SPARC est écrite dans le Verilog , et autorisée sous beaucoup de permis. La plupart de code source de T1 d'OpenSPARC est autorisé sous le GPL . La source basée sur des projets existants de source ouverte continuera à être autorisée sous leurs permis courants. Des programmes binaires sont autorisés aux termes d'un accord de licence binaire de logiciel.

Ordinateurs géants

En date du juin 2007, trois des ordinateurs géants les plus rapides du principal 500 du du monde sont basés sur les processeurs SPARC64 :

#178 luxuriant : Université Japon, PRIMEPOWER HPC2500 (1664 processeurs de 2.08 gigahertz), Fujitsu, 6860 GFLOPS de Nagoya
#290 luxuriant : Laboratoire aérospatial national du Japon, PRIMEPOWER HPC2500 (2304 processeurs de 1.3 gigahertz), Fujitsu, 5406 GFLOPS
#414 luxuriant : Université Japon, PRIMEPOWER HPC2500 (1472 processeurs de 1.56 gigahertz), Fujitsu, 4552 GFLOPS de Kyoto

Cette liste rivalise défavorablement avec d'autres architectures de processeur, qui composent une partie beaucoup plus grande de la liste du principal 500 . Quatre-vingt-cinq (85) systèmes sur la liste emploient le processeur de la PUISSANCE d'IBM de , y compris #1 et six des 10. L'architecture du X86-64 a 338 systèmes sur la liste, y compris le système second-ranked. La famille de processeur de SPARC a eu 88 des 500 systèmes principaux en juin 2002, mais les a depuis la popularité perdue à des morceaux plus rapides de IBM , de Intel , et de AMD .

Random links: