POWER4

architecture d'ower Le morceau du POWER4 est une unité centrale de traitement qui met en application l'architecture 64-bit de PowerPC du . Libéré dans le 2001 , le morceau POWER4 est basé sur la conception de morceau précédente du POWER3 . Le morceau POWER4 est un morceau multinucléaire du , y compris deux noyaux de PowerPC.

Disposition fonctionnelle

L'unité fonctionnelle du POWER4™ se compose de deux réalisations 64-bit du PowerPC COMME architecture. Le POWER4™ a une cachette unifiée par L2, divisée en trois parts égales. Chacun a son propre contrôleur L2 indépendant qui peut alimenter 32 bytes de données par cycle. L'unité d'interface de noyau (CIU) relie chaque contrôleur L2 à la cachette de données ou à la cachette d'instruction dans l'un ou l'autre des deux processeurs. L'unité (NC) Non-Cacheable est responsable de manipuler l'instruction fabriquant des fonctions et effectuant en série toutes les opérations noncacheable dans la topologie de stockage. Il y a un contrôleur de la cachette L3, mais la mémoire réelle est hors puce. Le contrôleur d'autobus de GX commande des communications d'unité d'E/S, Et il y a deux 4 autobus de large du byte GX, un entrant et l'autre sortant. Le contrôleur de tissu est le contrôleur principal pour le réseau des autobus, commandant des communications pour les deux contrôleurs L1/L2, des communications entre POWER4™ ébrèche {4-way, 8 la manière, 16 la manière, la manière 32} et la MCM' S. de POWER4™ Tracer-et-Corrigent, utilisé pour la première saisie de données d'échec, est fournie. Il y a également construit dans la fonction d'autotest (BIST) et l'unité de surveillance d'exécution (PMU). Puissance-Sur la remise (POR) est soutenu.

Module exécution

Le POWER4 met en application un microarchitecture superscalar par l'exécution en panne spéculative à haute fréquence using 8 modules exécution indépendants. Ils sont : 2 unités à point mobile (FP1-2), 2 charge-stockent les unités (LD1-2), 2 unités à point fixe (FX1-2), 1 unité de branche (BR), et 1 conditionnel-enregistrent l'unité (CR). Ces modules exécution peuvent accomplir jusqu'à huit opérations par horloge (pas comprenant les unités de BR et de CR) :
le

chaque unité de virgule flottante peut accomplir un fondu multiplier-ajoutent par horloge (deux opérations),
chaque charge-stocker l'unité peut accomplir une instruction par horloge,
chaque unité à point fixe peut accomplir une instruction par horloge. Les étapes de canalisation sont :
Prévision de branche de

Recherche de l'instruction
Décoder, fendre et grouper la formation
Issue d'expédition et d'instruction de groupe
Opération d'unité de charge/magasin
Magasin de coup de charge
Stocker la charge de coup
Charge de coup de charge
Canalisation d'exécution d'instruction

configuration de Multi-morceau

Non seulement le POWER4 est-il devenu le premier microprocesseur pour incorporer des duel-noyaux dans un simple meurt, il était également le premier pour mettre en application un module (MCM) de Multi-Morceau de contenant quatre microprocesseurs POWER4 dans un paquet simple.

Parametrics

Voir également

LE IBM ACTIONNENT

Random links: