MPC5xx

Le famille du MPC5xx des processeurs tel que le MPC555 et le MPC565 sont les microprocesseurs à 32 bits incorporés par de PowerPC de du qui fonctionnent entre 40 et 66 le mégahertz et sont fréquemment employés dans des applications des véhicules à moteur du comprenant des contrôleurs de moteur et de transmission. Ils sont généralement considérés les microcontrôleurs en raison de leur périphérique integrated réglé et de leur architecture peu commune : aucun MMU , grand SRAM de sur-morceau et (pas moins de 1 Mebibyte ) basses mémoires Flash très grandes , qui de de sur-morceau d'accès de latence signifie leur architecture n'est conçu en fonction des applications de commande. Au lieu de l'bloquer-adresser la traduction et matériel-conduit, traduction d'adresse de fixe-page prescrite par les premières spécifications de PowerPC, les noyaux 5xx a fourni un mécanisme piloté par le logiciel de traduction qui a soutenu des tailles de page variables. Ce modèle sert de base au modèle inclus du MMU dans les spécifications courantes de la puissance AIS v.

MPC5xx - tous les processeurs de famille de PowerPC 5xx partagent cet arrangement de nomination commun.

Le développement du famille de PowerPC 5xx est discontinué en faveur pour le famille plus flexible et plus puissant de PowerPC 55xx de .

Caractéristiques

Les périphériques sur chaque modèle varient, mais incluent fréquemment les convertisseurs analogique-numérique (QADC) de , les unités de processeur de temps (TPU), le GPIO , et le UARTS/serial (QSMCM). La famille de MPC5xx descend du noyau de famille de PowerQUICC de MPC8xx, que le moyen il emploie une architecture , noyau simple de Harvard de d'issue. À la différence du famille 8xx, les variantes 5xx ont une unité de virgule flottante de . Tandis que certains des morceaux plus tôt comme le MPC509 avaient une cachette d'instruction de , les morceaux récents ont les possibilités pour contenir des grands nombres de NI la mémoire Flash à bord qui sont capables d'éclater des instructions au processeur. Quelques morceaux peu coûteux omettent la mémoire Flash parce qu'elle ajoute le beaucoup de meurent le secteur, conduisant vers le haut du prix du morceau. Beaucoup d'applications de contrôleur courent les boucles d'avertissement très longues où il n'y a pas un grand ensemble de données et une basse latence, accès déterministe aux données et les routines d'instruction est plus importante. Si la majeure partie des données peut être stockée dans le sur-morceau SRAM disponible au datapath du processeur dans un cycle simple, l'exécution peut être tout à fait bonne. Si les données doivent être hors puce accédé fréquemment, l'exécution peut être réduite parce que le morceau ne peut pas éclater des accès de données de RAM externe et a un protocole d'accès très lent de l'autobus . En raison de l'interface simple de mémoire qui peut être programmée en plaçant un endroit de mémoire de défaut et en écrivant quelques registres de base, les morceaux sont tout à fait populaires avec des amateurs aussi bien qu'avec les réalisateurs des véhicules à moteur et industriels.

Random links: