Latchup

Un latchup est la création négligente d'un chemin low- de l'impédance entre les rails d'alimentation d'énergie d'un composant électronique, déclenchant une structure parasite , qui agit alors en tant que court-circuit , perturbant le fonctionnement approprié de la pièce et mener probablement même à sa destruction due à la surintensité. Un cycle de puissance de est exigé pour corriger cette situation.

La structure parasite est habituellement équivalente à un thyristor (ou à thyristor ), une structure de du PNPN qui agit en tant que PNP et transistor de NPN empilés à côté de l'un l'autre. Pendant un latchup quand un des transistors conduit, les autres commencent à conduire aussi. Ils tous les deux se maintiennent dans la saturation pour tant que la structure est forward-biased et un certain courant la traverse - qui habituellement des moyens jusqu'à une puissance-vers le bas. La structure parasite de thyristor est formée comme partie des paires du PMOS de mât totémique et du transistor de NMOS sur les conducteurs de rendement des portes.

Le latchup ne doit pas se produire entre les rails de puissance ; il peut se produire à n'importe quel endroit où la structure parasite required existe. Une transitoire de tension positive ou négative sur une goupille d'entrée ou de rendement d'un morceau numérique, dépassant la tension de rail par plus qu'une baisse de diode, est une cause commune de latchup. Une autre cause est la tension d'alimentation dépassant la capacité absolue, souvent d'une transitoire passagère du dans l'alimentation d'énergie, menant à une panne d'une certaine jonction interne . Ceci se produit fréquemment dans des circuits qui emploient les tensions d'alimentation multiples qui ne sont pas soulevées dans l'ordre approprié après un du cycle initial, menant aux tensions sur des lignes de données dépassant l'estimation d'entrée des pièces qui n'ont pas encore atteint une tension nominale d'alimentation.

Encore une autre cause commune des latchups est les rayonnements ionisants ionisants .

Il est possible de concevoir les morceaux qui sont latchup-résistants, où une couche de l'oxyde isolant (appelé un fossé de ) entoure le NMOS et les transistors de PMOS. Ceci casse la structure parasite de thyristor entre ces transistors. De telles pièces sont importantes dans les cas où l'ordonnancement approprié de la puissance et des signaux ne peut pas être garanti (par exemple, dans des dispositifs chauds d'échange ). La plupart des dispositifs du silicon-on-insulator sont en soi latchup-résistants.

Une autre possibilité pour un empêchement de latchup est le circuit de la technologie de protection de Latchup de . Quand un latchup est détecté, le circuit de LPT a arrêté le morceau et le juge actionné-vers le bas pendant un temps de préréglage.

Déterminer Latchup

Voir que norme STANDARD de l'essai EIA/JESD78.
This de Latch-Up du IC du l'EIE / JEDEC est généralement mis en référence dans des caractéristiques de la qualification d'IC.

Voir également

Décharge électrostatique : Pour l'essai de qualification des dispositifs du semi-conducteur , l'ESD et le latchup sont généralement considérés ensemble.

Random links: