Intel i960
Le i960 de s d'Intel tôt le '(ou le 80960 ) était un RISC - la conception basée du microprocesseur qui est devenue populaire pendant les années 90 comme microcontrôleur de incorporé par , devenant une unité centrale de traitement plus vendue dans ce domaine, avec le de concurrence AMD 29000 . Malgré son succès, Intel a laissé tomber le marketing i960 vers la fin des années 90 comme effet secondaire d'un règlement avec le DEC auquel Intel a reçu les droites de produire l'unité centrale de traitement brutale du . Le processeur continue à être employé dans quelques applications militaires.
Origine
La conception i960 a été commencée comme réponse à l'échec de la conception de l'iAPX 432 du d'Intel du début des années 80. L'iAPX 432 a été prévu pour soutenir directement des langages de haut niveau évolués que soutenu mémoire étiquetée, protégée, ordure-rassemblée - telle qu'ADA et de blèsent - dans le matériel. En raison du son instruction-placer la complexité, son exécution de multi-morceau, et d'autres pailles de conception, l'iAPX 432 étaient très lentes par rapport à d'autres processeurs de son temps.
En Intel 1984 et le Siemens a lancé un projet commun, finalement appelé le BiiN , pour créer un système informatique orienté objectivement insensible aux défaillances à extrémité élevé programmé entièrement en ADA . Plusieurs des membres de l'équipe i432 originaux ont rejoint ce projet, cependant un nouvel architecte de fil ont été apportés dedans d'IBM, Glenford Myers. Le marché prévu pour les systèmes de BiiN étaient des utilisateurs d'ordinateur de haut-fiabilité tels que des banques, des systèmes industriels et des centrales nucléaires.
La contribution principale d'Intel au système de BiiN était une nouvelle conception de processeur, influencée par les concepts de protéger-mémoire de l'i432. La nouvelle conception a inclus un certain nombre de dispositifs pour améliorer l'exécution et pour éviter les problèmes qui avaient mené à la chute de l'i432, qui a eu comme conséquence la conception i960. Les 960 premiers processeurs ont écrit les étapes finales de la conception, connues sous le nom attachant du ruban adhésif-dehors de , en octobre 1985 et ont été envoyés à la fabrication qui mois, avec les premiers morceaux fonctionnants arrivant vers la fin de 1985 et début 1986.
L'effort de BiiN par la suite échoué, dû aux forces du marché, et au 960MX a été laissé sans utilisation. Myers a essayé de sauver la conception en décrivant plusieurs sous-ensembles de la pleine architecture de possibilités créée pour le système de BiiN. Il a essayé de convaincre la gestion d'Intel de lancer l'i960 (puis connu toujours sous le nom de " ; P7" ;) comme processeur d'usage universel, au lieu du Intel 80286 et du i386 (qui ont attaché du ruban adhésif-dehors au même mois que le premier i960), comme le marché naissant de RISC pour des systèmes d'Unix , y compris un lancement au Steve Jobs 's pour l'usage dans le prochain système du . La concurrence en dedans et dehors d'Intel est venue non seulement du camp du i386 , mais également du processeur du i860 , encore une autre conception de processeur de RISC émergeant au sein d'Intel alors.
Myers était non réussi à convaincre la gestion d'Intel de soutenir l'i960 comme processeur d'usage universel ou d'Unix, mais le morceau s'est implanté facilement sur le marché des systèmes inclus à 32 bits à rendement élevé tôt. L'architecture de protéger-mémoire a été considérée de propriété industrielle à BiiN et n'a pas été mentionnée dans la littérature de produit, menant beaucoup se demander pourquoi le i960MX était si grand et a eu ainsi beaucoup de goupilles ont marqué le " ; aucun connect" ;.
Architecture
Pour éviter les issues d'exécution qui ont infesté l'i432, l'i960 central instruction-a placé l'architecture était une conception de RISC, seulement mis en application dedans complètement dans le i960MX , et le sous-système de mémoire a été fait 33 bits larges - pour un mot à 32 bits et un " ; tag" ; peu pour indiquer la mémoire protégée. De beaucoup d'autres manières l'i960 a suivi la conception originale de Berkeley RISC , notamment dans son utilisation des fenêtres de registre de qu'un nombre implementation-specific de cachettes pour la par-sous-routine s'enregistre, tenant compte des appels courants rapides. La conception de concurrence de l'Université de Stanford , commercialisée car les MIPS , n'ont pas employé ce système, comptant sur le compilateur pour produire du code retour d'appel de sous-routine et optimal à la place. À la différence du i386 , mais en commun avec les conceptions les plus à 32 bits, l'i960 a un espace mémoire à 32 bits plat, sans la segmentation de mémoire de . L'architecture i960 a également prévu une exécution de Superscalar , avec des instructions étant simultanément expédiées à plus d'une unité dans le processeur.
variantes i960
Le " ; full" ; le i960MX n'a été jamais libéré pour le marché non militaire, mais le autrement identique i960MC a été employé dans des applications incluses à extrémité élevé. L'i960MC a inclus tous les dispositifs du système original de BiiN, mais ceux-ci n'ont pas été simplement mentionnés dans la littérature, menant beaucoup se demander pourquoi l'i960MC était si grand et ont eu ainsi beaucoup de goupilles ont marqué le " ; aucun connect" ;. Une version du noyau de RISC sans gestion de la mémoire principale ou FPU est devenue le i960KA , et le noyau de RISC avec le FPU est devenu le i960KB . Les versions étaient, cependant, tout identiques intérieurement - seulement l'étiquetage était différent. Ceci a signifié que les unités centrales de traitement étaient beaucoup plus grandes que nécessaires pour le " ; réellement supported" ; des ensembles de dispositif, et en conséquence, plus chers de fabriquer qu'elles ont dû être.
L'i960KA a remporté un grand succès sur comme processeur à 32 bits peu coûteux pour le marché de laser-imprimeur, aussi bien que pour de premiers terminaux graphiques et d'autres applications incluses. Son succès a payé les générations futures, qui ont enlevé le sous-système complexe de mémoire. Le i960CA , d'abord annoncé en juillet 1989, était la première exécution pure de RISC de l'architecture i960. Il a comporté un noyau superscalar nouveau-conçu de RISC et supplémentaire une cachette accessible peu commune de sur-morceau, mais manqué un FPU et un MMU, car on l'a prévu pour des applications incluses à rendement élevé. L'i960CA est largement considéré comme avoir été la première exécution d'un seul morceau de Superscalar RISC de . La série C a seulement inclus un ALU, mais a pu expédier et exécuter une instruction arithmétique, une référence de mémoire, et une instruction de branchement en même temps, et soutient deux instructions par cycle dans certaines circonstances. Les premières versions libérées ont fonctionné à 33 mégahertz, et Intel a favorisé le morceau comme capable de 66 MIPS. Le microarchitecture d'i960CA a été conçu en 1987-1988 et le 12 septembre 1989 formellement annoncé. Plus tard, le i960CF a inclus une unité à point mobile, mais a continué à omettre un MMU.
Cession
Intel a essayé de soutenir l'i960 sur le marché de contrôleur d'unité d'E/S Avec la norme du I2O , mais ceci a eu peu de succès et le travail de conception a été par la suite fini. Par le milieu des années 90 son rapport de prix/performance était tombé derrière les morceaux de concurrence d'une conception plus récente, et Intel n'a jamais produit une version réduite de puissance-consommation qui pourrait être employée dans les systèmes à piles.
En 1990 l'équipe i960 a été réorientée pour être le " ; deuxième team" ; travaillant en parallèle sur de futures réalisations du i386 - spécifiquement le processeur P6, qui plus tard est devenu le Pentium pro . Le projet i960 a été envoyé à l'autre, une plus petite équipe de développement, assurant essentiellement sa cession finale.
État actuel
En raison de sa haute performance en valeurs calculatrices du XOR , la famille de processeur d'Intel 960 est employée souvent pour commander la haut-extrémité, cartes capables d'adapteur de centre serveur de pile de disques du SCSI de RAID . Un morceau d'i960RS actionne également le contrôleur de s AAR-2400A d'Adaptec le ', qui emploie quatre commandes d'ATA de parallèle de des produits pour établir un système insensible aux défaillances accessible de stockage protégé par du RAID-5 pour de petits serveurs et postes de travail de PC.
L'architecture d'Intel 960 est également employée dans des machines à sous et continuera à être employée jusqu'à ce que les processeurs puissent plus n'être achetés. Actuellement ils sont trouvés dans la famille S2000 de pas d'IGT et la famille de la vidéo i960.
Le " indien de façon indigène développé ; HAL Tejas " on dit que le MMR léger d'avion de combat (radar à plusieurs modes de fonctionnement) emploie l'i960. Pleine adoption de " ; HAL Tejas " dans l'Armée de l'Air indienne le service pourrait seulement se produire environ 2010.
Le processeur d'Intel 960 est également employé dans les panneaux de interface d'ARPA (aide automatique de traçage de radar de ) des radars du Kelvin Hughes .
| Random links: | Portée pour le dessus | Baron Harmsworth | David Baird | Jean Lemaire de Belges | Intel_i960 |