IWarp
l'iWarp était un ordinateur géant expérimental du multitraitement développé comme projet commun par le Intel et l'université de Carnegie Mellon de . Le projet a commencé en 1988 afin d'explorer établir un " de parallèle-calcul entier ; node" ; dans un microprocesseur simple , accomplir de la mémoire et des liaisons. À cet égard l'iWarp est très semblable au transordinateur du INMOS et au NCUBE .
Intel a annoncé des systèmes d'iWarp comme produit en 1989. Le premier prototype d'iWarp a été fourni au Carnegie Mellon en été de 1990, et dans la chute ils ont reçu les 64 premiers systèmes de production de cellules, suivis de deux davantage en 1991. Avec la création de la Division de systèmes de superinformatique d'Intel en été de 1992, l'iWarp a été fusionné dans le produit de l'iPSC . Intel a gardé l'iWarp comme produit mais a cessé de le lancer activement sur le marché. Aujourd'hui ils ne sont plus faits.
Chaque unité centrale de traitement d'iWarp a inclus un à 32 bits du ALU avec un 64-bit FPU du fonctionnant à 20MHz. C'était purement grandeur scalaire et accompli une instruction par cycle, ainsi l'exécution était de 20 MIPS ou megaflops de 20 pour la précision simple et 10 MFLOPS de pour le double. Les communications ont été manipulées par une unité séparée sur l'unité centrale de traitement qui a conduit quatre canaux périodiques du à 40MB/s, et ont inclus le supprt de gestion de réseau dans le matériel qui a tenu compte de jusqu'à 20 canaux virtuels de (semblables au système supplémentaire à l'INMOS T9000).
Des unités centrales de traitement ont été combinées sur des conseils avec la mémoire, mais à la différence d'autres systèmes Intel a choisi plus le rapide, mais plus cher, la MÉMOIRE RAM statique pour l'usage sur l'iWarp. Les conseils ont typiquement inclus quatre unités centrales de traitement et n'importe où de 512kB à 4MB de SRAM.
Une autre différence dans l'iWarp était que les systèmes ont été reliés ensemble comme a n-par-m le tore , au lieu du plus commun Hypercube . Un système typique a inclus 64 unités centrales de traitement reliées comme 8× ; tore 8, qui pourrait fournir la crête de 1.
Le George Cox était l'architecte de fil du projet d'iWarp. Le Steven McGeady (plus tard un vice-président et un témoin d'Intel dans le cas anti-trust de Microsoft de ) a écrit un environnement de développement innovateur qui a permis au logiciel d'être écrit pour la rangée avant qu'elle ait été accomplie. Chaque noeud de la rangée a été représenté par un poste de travail de Sun différent sur un LAN , avec le protocole de transmission unique de l'entre-noeud des iWarp simulé au-dessus des douilles . À la différence du simulateur de morceau-niveau, qui ne pourrait pas simuler une rangée de multi-noeud, et qui a fonctionné très lentement, cet environnement permis le développement détaillé du logiciel de rangée à commencer.
Voir également
transordinateur du INMOS de
NCUBE
.
| Random links: | Alnwick (zone) | Lockheed MC-130 | Dharan, Népal | Église apostolique |