Groupe d\'action commun d\'essai
liens de xternal Le groupe d'action commun d'essai de ( JTAG ) est le nom habituel utilisé pour le autorisé standard d'IEEE 1149.1 de port d'accès standard d'essai et Frontière-Balaye l'architecture pour des ports d'accès d'essai utilisés pour les cartes électronique de d'essai using le balayage de frontière de .
JTAG était un groupe industriel constitué en 1985 pour développer une méthode pour examiner les cartes peuplées après fabrication. Lorsque, les panneaux et le multicouche IC de non-mener-armature devenaient standard et établissaient des rapports entre les IC non disponibles aux sondes. La majorité de défauts de fabrication et de champ dans des cartes étaient due aux joints de la soudure sur les conseils, des imperfections dans des raccordements de conseil, ou les liens et les fils de lien des garnitures d'IC pour goupiller des armatures de fil. JTAG a été censé pour fournir une vue de goupilles-dehors d'une garniture d'IC à l'autre ainsi tous ces défauts pourraient être découverts. Le standard industriel est finalement devenu une norme d'IEEE dans le 1990 comme norme 1149.1-1990 d'IEEE après beaucoup d'années d'une utilité initiale. Ce Intel de même année a libéré le premier processeur avec JTAG : les 80486 qui ont mené à une adoption plus rapide d'industrie par tous les fabricants. Dans le 1994 , un supplément qui contient une description du langage de description de balayage de frontière (BSDL) a été ajouté. Depuis lors, cette norme a été adoptée par des compagnies de l'électronique partout dans le monde. Frontière-balayer est de nos jours la plupart du temps synonyme de JTAG.
Tandis que conçu pour des cartes électronique, JTAG de nos jours est principalement employé pour accéder secondaire-bloque des circuits intégrés et est également utile comme mécanisme pour les systèmes inclus par de l'élimination des imperfections fournissant un " commode ; door" arrière ; dans le système. Une fois utilisé comme outil d'élimination des imperfections, un émulateur en circuit - qui de emploie alternativement JTAG comme mécanisme de transport - permet à un programmeur d'accéder à un de sur-morceau corrigent le module de qui est integrated dans l'unité centrale de traitement , par l'intermédiaire de l'interface de JTAG. Le module de correction permet au programmeur de corriger le logiciel d'un système inclus par .
Dans la plupart des IC aujourd'hui, tous les registres internes sont sur une de beaucoup de chaînes de balayage. Ceci permet tout le à la logique combinatoire d'être examinée complètement même tandis qu'un IC est dans la carte à circuits et probablement tandis que dans un système de fonctionnement. Une fois combinée avec l'autotest intégré ( BIST ), la chaîne de balayage de JTAG permet une basse solution aérienne et complètement incluse à examiner un IC pour certains défauts statiques (les shorts, s'ouvre, et des erreurs de logique). Le mécanisme de chaîne de balayage n'aide pas généralement à diagnostiquer ou déterminer la synchronisation , la température ou d'autres erreurs opérationnelles dynamiques qui peuvent se produire.
Caractéristiques électriques
Une interface de JTAG est une interface spéciale de quatre/cinq-goupille supplémentaire à un morceau, conçu de sorte que les morceaux multiples sur un conseil puissent avoir leur JTAG raye Daisy-chained par ensemble, et un besoin de la sonde d'essai de se relient seulement à un " simple ; Port" de JTAG ; pour avoir accès à tous les morceaux sur une carte . Les goupilles de connecteur sont
Puisque seulement une ligne de données est disponible, le protocole est nécessairement le périodique comme le SPI . L'entrée d'horloge est à la goupille de TCK. La configuration est exécutée en manoeuvrant un bit de la machine d'état un à la fois par une goupille de TMS. Un bit des données est transféré dedans et dehors par impulsion d'horloge de TCK aux goupilles de TDI et de TDO, respectivement. Différents modes d'instruction peuvent être chargés pour lire l'identification de morceau, pour prélever les goupilles d'entrée, pour conduire (ou le flotteur) les goupilles produites, pour manoeuvrer des fonctions de morceau, ou la déviation (pipe TDI à TDO pour raccourcir logiquement des chaînes des morceaux multiples). La fréquence d'opération de TCK varie selon le morceau, mais elle est en général 10-100 mégahertz (100-10 NS par peu).
En exécutant le balayage de frontière sur des circuits intégrés, les signaux manoeuvrés sont entre différents blocs fonctionnels du morceau, plutôt qu'entre différents morceaux.
La goupille de TRST est une actif-basse remise facultative à la logique d'essai - habituellement asynchrone, mais parfois synchrone, selon le morceau. Si la goupille n'est pas disponible, la logique d'essai peut être remise à zéro en synchronisant dans une instruction de remise synchroniquement.
Les données présentées à TDI doivent être valables une certaine heure morceau-spécifique de l'installation de avant et un temps de la prise de après le bord de montée de TCK. Les données de TDO sont valables une certaine heure morceau-spécifique après le bord en baisse de TCK. Ceci peut être vu par exemple avec le diagramme de synchronisation de JTAG du morceau DS4550 (http://pdfserv.
Quoique peu de produits de consommation fournissent un connecteur gauche explicite de JTAG, les raccordements sont très souvent disponibles sur la carte électronique comme reste du prototypage de développement. Une fois exploités, ces raccordements fournissent souvent d'excellents moyens pour le désossage .
Examiner les goupilles
Les dispositifs communiquent au monde par l'intermédiaire d'un ensemble de goupilles d'entrée et de rendement. Seuls, ces goupilles fournissent la visibilité limitée dans le fonctionnement du dispositif. Cependant, les dispositifs qui soutiennent le balayage de frontière contiennent décaler-enregistrent la cellule pour chaque goupille de signal du dispositif. Ces registres sont reliés dans un chemin consacré autour de la frontière du dispositif (par conséquent le nom). Le chemin crée des possibilités d'accès virtuelles qui évitent les entrées normales et fournissent la commande directe du dispositif et la visibilité détaillée à ses sorties.
Pendant l'essai, les signaux d'entrée-sortie entrent dans et laissent le morceau par frontière-balayent des cellules. Frontière-balayer les cellules peut être configuré pour soutenir l'essai externe pour l'interconnexion entre les morceaux ou l'essai interne pour la logique dans le morceau.
Pour fournir les possibilités de balayage de frontière, les fournisseurs d'IC ajoutent la logique additionnelle à chacun de leurs dispositifs, y compris des inscriptions de balayage à chacune des goupilles de signal, un chemin consacré de balayage reliant ces registres, quatre ou cinq bornes additionnelles, et circuits de commande. Les frais généraux pour cette logique additionnelle sont minimaux et généralement bons en valeur le prix pour avoir l'essai efficace au niveau de conseil.
Prolongements communs
Les prolongements du fabricant : Infineon , MIPS d'EJTAG, CANNETTE DE FIL de Freescale , BRAS ETM (trace incluse Macrocell) de , une fois etc.
Utilisations répandues
A grande proportion de systèmes inclus par à extrémité élevé ont un port de JTAG.
La norme de connecteur d'autobus de PCI contient les signaux facultatifs de JTAG sur des bornes 1-5 ; PCI-Exprimer contient des signaux de JTAG sur des bornes 5-9. Une carte spéciale de JTAG peut être employée au reflash un corrompu BIOS .
Presque tout le FPGAs et CPLDs utilisé aujourd'hui peuvent être programmés par l'intermédiaire du port de JTAG.
Logiciel de client
L'interface de JTAG est accédée using certains application JTAG-permise.
Logiciel gratuit
Le UCLinux pour le projet de Blackfin ont un JTAG-principal pour le programme de mise au point de GNU de et une version d'outils de JTAG spécifiquement pour Blackfin basé sur le travail d'openwince.
Voir également
Essai de balayage de frontière de Langage de description de balayage de frontière
.
| Random links: | Thompson, Iowa | Elme Marie Caro | Stuart Davis (musicien) | Compte Karlstein | Shirley Dysart | Grupo_de_acción_común_de_la_prueba |