Cyber de CDC

La chaîne du Cyber de CDC de de l'unité centrale / superbe - les ordinateurs étaient les produits de base du la Control Data Corporation (CDC) pendant le 1970 's et le 1980 'S.

Modèles

La ligne de Cyber a inclus cinq modèles d'ordinateur très différents :
Les 70 et 170 séries basées sur l'architecture de la CDC 6600 et CDC 7600
Les 180 séries se sont développées par une équipe au Canada
Les 200 séries basées sur la CDC STAR-100
Le CYBERPLUS ou le processeur flexible avancé (AFP)
Le mini-ordinateur Cyber-18 a basé sur la CDC 1700

Principalement visé de grandes applications de bureau au lieu des tâches traditionnelles d'ordinateur géant, une partie du Cyber usine néanmoins les instructions de base incluses de vecteur de pour l'exécution supplémentaire dans le " ; traditional" ; Rôles de CDC.

Série du Cyber 70 et 170 de CDC

Les architectures du Cyber 70 et 170 étaient des successeurs à la CDC plus tôt 6600 et séries de la CDC 7600 et donc partagé les caractéristiques de presque toute les architecture plus tôt. La série Cyber-70 était une mise à niveau mineure des systèmes plus tôt. La série Cyber-170 a représenté le mouvement de CDCs des composants électroniques discret et de la mémoire à tores aux circuits intégrés et de la mémoire à semiconducteurs . La série Cyber-170/700 était fin des années 1970 régénère de la ligne Cyber-170.

L'unité centrale de traitement (CPU) et la mémoire centrale (CM) ont fonctionné dans les unités de 60 mots de bit. Dans la masselotte de CDC, le " de limite ; byte" ; visé 12 entités de bit (qui ont coïncidé avec la longueur de mot employée par les processeurs périphériques). Les caractères étaient six bits, les codes opération étaient six bits, et les adresses de mémoire centrales étaient 18 bits. Les instructions d'unité centrale de traitement étaient 15 bits ou 30 bits. L'adressage de 18 bits inhérent au Cyber 170 séries a imposé une limite de 262.144 mots (256K) de mémoire centrale, qui était mémoire du semi-conducteur de cette série. L'unité centrale de traitement n'a eu aucune instruction d'entrée-sortie, comptant sur les unités périphériques (PP) de processeur pour faire l'entrée-sortie.

Un Cyber système de 170 séries s'est composé d'un ou deux unités centrales de traitement qui ont fonctionné à 25 ou 40 mégahertz, et a été équipé de 10, 14 ou 20 processeurs périphériques (PP), et de jusqu'à 24 contrôleurs à rendement élevé de la Manche de pour l'entrée-sortie à grande vitesse . En raison des temps relativement lents de référence de mémoire de l'unité centrale de traitement (dans quelques modèles, les instructions de référence de mémoire étaient plus lentes que des clivages de virgule flottante), les unités centrales de traitement de haut de gamme (par exemple, Cyber-74, Cyber-76, Cyber-175, et Cyber-176) ont été équipées de 8 mots de mémoire à grande vitesse utilisés comme cachette d'instruction. N'importe quelle boucle qui s'insèrent dans la cachette (qui s'est parfois appelée le dans-empilent ) courrait sans mettre en référence de mémoire centrale pour la recherche de l'instruction. Les modèles de bas-extrémité n'ont pas contenu une pile d'instruction. Cependant puisque jusqu'à quatre instructions ont été emballées dans chaque mot de 60 bits, un certain degré de prefetching était inhérent à la conception.

Comme avec des systèmes de prédécesseur, le Cyber 170 séries a eu huit 18 registres d'adresse de bit (A0 par A7), huit 18 registres d'index de bit (B0 par B7), et huit 60 registres d'opérande de bit (X0 par X7). Sept des registres d'A ont été attachés à leur registre correspondant de X. L'arrangement A1 par A5 a lu cette adresse et l'a cherchée dans le X1 correspondant par le registre X5. De même, plaçant le registre A6 ou A7 a écrit le registre X6 ou X7 correspondant à la mémoire centrale à l'adresse écrite au registre d'A. A0 était effectivement un registre d'éraflure.

Les unités centrales de traitement de haut de gamme se sont composées des unités fonctionnelles de multiple (par exemple, le décalage, incrément, flottant s'ajoutent) qui ont laissé un certain degré d'exécution parallèle des instructions. Ce parallélisme a permis à des programmeurs d'assemblée de réduire au minimum les effets du temps d'effort lent de la mémoire du système par des données pré-cherchantes du de mémoire centrale bien avant que les données étaient nécessaires. En intercalant des instructions indépendantes entre l'instruction d'effort de mémoire et les instructions manoeuvrant l'opérande cherché, le temps occupé par l'effort de mémoire a pu être employé pour l'autre calcul. Cette technique, étant ajouté à handcrafting des boucles serrées qui ont entré dans la pile d'instruction, un programmeur habile de cyber pourrait écrire le code extrêmement efficace qui a tiré le meilleur de la puissance du matériel.

Le sous-système périphérique de processeur a employé une technique connue sous le nom de baril et fente de pour partager le module exécution ; chaque pp ont eu sa propres mémoire et registres, mais le processeur (la fente) elle-même a exécuté une instruction de chaque pp à leur tour (le baril). C'est une forme brute de la multiprogrammation de matériel. Les processeurs périphériques ont eu 4096 bytes de 12 mots de mémoire de bit et d'un registre de cumul de 18 bits. Chaque pp ont eu accès à tous les canaux de l'entrée-sortie et mémoire centrale de tout les système (CM) en plus de la propre mémoire de pp. L'ensemble d'instruction de pp manqué, par exemple, des possibilités arithmétiques étendues et n'a pas couru le code d'utilisateur ; le but du sous-système périphérique de processeur était de traiter l'entrée-sortie et de ce fait libre les unités de traitement centrales plus puissantes aux calculs courants d'utilisateur.

Un dispositif des unités centrales de traitement « de Cyber inférieur » était le comparent l'unité (CMU) de mouvement. Il a fourni quatre instructions additionnelles prévues pour faciliter des applications de traitement de textes. Dans un départ peu commun au reste de 15 - et 30 instructions de bit, ceux-ci étaient 60 instructions de bit (3 ont employé réellement chacun des 60 bits, l'autre a employé 30 bits, mais son alignement a exigé de 60 bits d'être employés). Les instructions étaient mouvement par corde courte, déplacent une longue corde, comparent des cordes, et comparent une corde assemblée. Elles ont fonctionné sur 6 champs de bit (numéro 1 10) dans la mémoire centrale. Par exemple, une instruction simple a pu spécifier le " ; déplacer la chaîne des caractères 72 commençant au caractère 1000 de mot 3 au caractère 2000 d'endroit 9" ;. Le matériel de CMU n'a pas été inclus dans les unités centrales de traitement de Cyber de haut-extrémité, parce que les boucles handcoded pourraient fonctionner comme jeûnent ou plus rapidement que les instructions de CMU.

Les systèmes postérieurs ont typiquement couru les numéros (réseau de du de la CDC du système d'exploitation). La version 1 des numéros a continué à être mise à jour jusqu'environ à 1981 ; La version 2 de numéros a été libérée début 1982. Sans compter que des numéros, le seul d'autres logiciels d'exploitation utilisés généralement sur les 170 séries était le NOS/BE ou sa PORTÉE , un produit de de de prédécesseur de la division de Sunnyvale de la CDC. Ces logiciels d'exploitation ont fourni le partage du temps du groupe et des applications interactives. Le prédécesseur aux numéros était le KRONOS qui avait lieu d'usage courant vers le haut jusqu'en 1975 environ. En raison de la dépendance forte des applications développées sur le jeu de caractères de l'installation particulière, beaucoup d'installations ont choisi d'exploiter les logiciels d'exploitation plus anciens que convertissent leurs applications. D'autres installations raccorderaient de plus nouvelles versions du du système d'exploitation pour employer le jeu de caractères plus ancien pour maintenir la compatibilité d'application.

Cyber de CDC 180 séries

Comme monde de calcul normalisé à une taille d'octet, pousser commencé par clients de CDC les machines de Cyber pour faire la même chose. Le résultat était une nouvelle série de systèmes qui pourraient fonctionner dans les deux 60 - et des modes 64-bit. Le du système d'exploitation 64-bit s'est appelé NOS/VE , et a été soutenu les possibilités de la mémoire virtuelle virtuelleee du matériel. Les 60 logiciels d'exploitation de bit, numéros et NOS/BE plus anciens, ont pu fonctionner dans un espace d'adressage spécial pour la compatibilité avec les systèmes plus anciens.

(Ne pas avoir le temps pour récrire formellement l'article, mais les 180 machines vraies de mode étaient des processeurs microprogrammés qui pourraient et ont soutenu les deux ensembles d'instruction simultanément. Leur matériel était complètement différent du 6000/70/170 plus tôt de machines. Le petit paquet d'échange de 170 modes a été tracé dans le paquet beaucoup plus grand d'échange de 180 modes ; dans le paquet d'échange de 180 modes, il y avait une machine VMID-virtuelle marque-que si les 8/16/64-bit deux complètent l'ensemble d'instruction 180 ou le 12/60-bit le déterminé complète 170 qu'ensemble d'instruction a été exécutée.

Il y avait 3 180s vrais dans la ligne initiale, P1 appelé, P2, P3. P2 et P3 étaient de plus grandes conceptions refroidies à l'eau des collines d'Arden. Le P1 était un refroidi à l'air original, coffret de 60 conseils conçu par un groupe à Toronto ; le P1 a fonctionné sur le courant de 60 hertz (aucun moteur-générateur ne place nécessaire !). À extrémité élevé Un THÊTA les quatrièmes 180 appelé était également en cours de développement.

Les 180's ont été au commencement lancés sur le marché en tant que machines 170/8xx sans la mention du nouveau système 8/64-bit à l'intérieur. Cependant, le programme de gestion primaire était un programme de 180 modes connu sous le nom d'E-I (interface environnementale). Les 170 du système d'exploitation (des numéros) ont utilisé une page simple, grande, fixe dans le de mémoire centrale. Il y avait quelques indices sur lesquels un utilisateur alerte pourrait reprendre, comme le " ; tables" de page de bâtiment ; message qui a clignoté sur le console d'opérateur aux panneaux de démarrage et de deadstart avec 16 (au lieu de 12) interrupteurs à bascule par mot de pp sur le P2 et le P3.

Les processeurs périphériques dans le 180s vrai étaient toujours les machines de 16 bits avec le peu de signe déterminant si un bit de 16/64 ou 12/60 instruction du bit pp était exécuté. Les instructions du mot simple entrée-sortie en PPS étaient toujours des instructions de 16 bits, ainsi au deadstart le PPS pourrait installer l'environnement approprié pour courir l'E-I plus des numéros et le logiciel existant de 170 modes du client. Pour cacher ce processus du client, plus tôt à la CDC des années 80 avait cessé la distribution du code source pour son paquet de DDS (ordre diagnostique de Deadstart) et s'était transformée lui en paquet de propriété industrielle de CTI (les essais et l'initialisation communs).

La 170/800 ligne initiale était : 170/825 (P1), 170/835 (P2), 170/855 (P3), 170/865 et 170/875. Les 825 ont été libérés au commencement après qu'un certain retard fasse une boucle ait été ajouté à son microcode ; il a semblé que les gens de conception à Toronto avaient fait peu trop un bon et il était trop proche du P2 dans l'exécution. Les 865 et 875 modèles ont été améliorés 170/760 des chefs (1 ou 2 processeurs avec unités 6600/7600-style fonctionnelles parallèles) avec des plus grandes mémoires. Les 865 ont employé la mémoire de la normale 170 ; les 875 ont pris sa mémoire plus rapide de processeur principal de la ligne du Cyber 205.

Une année ou deux après le dégagement initial, CDC a annoncé des 800 les possibilités vraies séries à ses clients, et les 180s vrais relabeled en tant que le 180/825 (P1), 180/835 (P2), et 180/855 (P3). À un certain point le model 815 a été présenté avec le microcode retardé et le microcode plus rapide a été reconstitué au model 825. Par la suite le THÊTA a été libéré comme Cyber 990.

Cyber de CDC 200 séries

À la CDC 1974 présentée leur TENIR LE PREMIER RÔLE l'architecture de . L'ÉTOILE était une conception 64-bit entièrement nouvelle avec le vecteur de traitant des instructions de supplémentaires pour la haute performance sur des tâches de maths. La machine a également soutenu la mémoire virtuelle virtuelleee . La canalisation de vecteur d'étoiles était une mémoire de dans la pipe de la mémoire , qui a soutenu des longueurs de vecteur de jusqu'(à 65. Malheureusement, les latences de la canalisation de vecteur étaient très longues, ainsi la vitesse de crête a été seulement approchée quand des vecteurs très longs ont été employés. Le processeur scalaire était relativement lent par rapport à la CDC 7600 . En soi, l'ÉTOILE originale s'est avérée être une grande déception quand elle a été libérée. (Voir : Loi d'Amdahls de .) Cependant plusieurs de ses problèmes ont semblé solubles.

Vers la fin des années 70 la CDC a abordé certaines de ces issues avec le Cyber de 203 , la nouvelle nomination en accord avec leur nouveau marquage à chaud, et peut-être pour se distancer de l'échec de l'ÉTOILE. Le Cyber-203 a contenu la conception légèrement connectée remodelée de traitement de grandeur scalaire et d'entrée-sortie du , mais a maintenu la canalisation de vecteur d'étoiles.

En 1979, le Cyber de 205 a remplacé la canalisation de vecteur d'ÉTOILE par les canalisations remodelées de vecteur - les unités de grandeur scalaire et de vecteur ont utilisé la technologie d'ECL IC de avec le refroidissement de Fréon . Les systèmes Cyber-205 étaient disponibles avec deux ou quatre canalisations de vecteur, avec la version de 4 pipes livrant théoriquement 400 64-bit MFLOPs et atteignant aussi haut que 800 MFLOPs avec des opérations à 32 bits - dans la pratique, ces vitesses ont été rarement vues dans la pratique autre que le handcrafted langage d'assemblage. L'ECL IC contenu approximativement 20-30 portes de logique, avec les réseaux de l'arbre d'horloge de accordé par l'accord hand-crafted des réseaux coaxiaux d'horloge. Elle vaut de noter que l'ensemble d'instruction serait considéré le CISC (ensemble de v d'instruction très complexe) par rapport aux processeurs d'aujourd'hui - beaucoup d'opérations spécialisées étaient incluses que faciliterait des recherches de matériel, des mathématiques de matrice, et des instructions spéciales qui permettraient le déchiffrage (pour des organismes gouvernementaux). Cette architecture s'est transformée en le ETA10 pendant que l'équipe de conception tournait au loin dans les systèmes du ETA en 1983.

Il y avait également un CYBER 250 qui a été programmé pour le dégagement dans 1987 eu le prix indiqué à $20 millions, il plus tard a été retitré l'ETA30 (une fois que des systèmes d'ETA étaient réabsorbés de nouveau dans la CDC).

CDC CYBERPLUS/AFP

Au moins 21 installations du multiprocesseur de CYBERPLUS (processeur flexible avancé d'aka, AFP) étaient opérationnelles en 1986. Ces systèmes de traitement en simultanéité incluent de 1 à 256 processeurs de CYBERPLUS fournissant 250 MFLOPS chacun, qui sont reliés à un système existant de CYBER par l'intermédiaire d'une architecture directe d'interconnexion de mémoire (MIA), ceci étaient disponibles sur les numéros 2.2 pour le CYBER 170/835, 845, 855 et 180/990 de modèles. Chaque CYBERPLUS est un processeur de 16 bits avec des possibilités 64-bit facultatives de virgule flottante et a 256 512 de K mots de K ou de mémoire 64-bit. Chaque unité physique de processeur de CYBERPLUS était :
348 cm de large (465 cm avec l'unité de virgule flottante)
161 cm profonds
490 cm de haut
1000 kilogrammes de poids

Le logiciel qui a été empaqueté avec le CYBERPLUS était :
logiciel système de

Compilateur croisé de Fortran
MICA (croix Assember d'instruction de machine)
Utilité de constructeur de dossier de charge
ÉCHOS (simulateur)
Corriger le service
Utilité de décharge
Utilité d'utilitaire d'analyse de vidage DPAN
Logiciel d'entretien

Une installation connue était à la fourrure Trendanalysen de Gesellschaft (GFTA) en Allemagne

256 un système saturé du processeur CYBERPLUS aurait une exécution théorique de 64 GFLOPS et pesée 256 tonnes !

Cyber-18

Un mini-ordinateur de 16 bits qui était un successeur au mini-ordinateur de la CDC 1700 . Il a été la plupart du temps employé dans les environnements en temps réel. Une application remarquable est que le Cyber-18 a formé la base des 2550 - un processeur de transmissions employé par les unités centrales et Cyber-70/Cyber-170 de série de CDC 6000. Les 2550 étaient un produit de la Division de systèmes des communications de la CDC, dans Santa Ana, la Californie (STAOPS). STAOPS a également produit un autre processeur de transmission (CP), utilisé dans les réseaux accueillis par des unités centrales d'IBM. Ce M1000 CP, un plus défunt C1000 retitré, est venu d'une acquisition des communications de Marshall MDM.

Le Cyber-18 a été généralement programmé dans le Pascal et le langage d'assemblage ; Fortran , BASIC , et RPG II étaient également disponibles. Les logiciels d'exploitation RTOS inclus (du système d'exploitation en temps réel), MSOS 5 (mémoire de masse du système d'exploitation), et DIVISENT LE TEMPS 3 (système en temps partagé ).

" ; Cyber 18-17" ; était juste un nouveau nom pour le système 17, basé sur le processeur 1784. L'autre Cyber 18s (Cyber 18-05, 18-10, 18-20, et 18-30) a eu les processeurs microprogrammables du avec jusqu'aux mots 128K de la mémoire, de quatre registres généraux additionnels, et d'un ensemble d'instruction augmenté. Le Cyber 18-30 a eu les biprocesseurs.

Random links: