CMOS

Métal-oxyde-semi-conducteur complémentaire ( CMOS ) (" prononcé de ; voir-moss" ; , siːmɔːs, ˈsiːmɒs ), est une classe importante des circuits intégrés de que la technologie de CMOS est employée dans la MÉMOIRE RAM statique des microcontrôleurs des microprocesseurs , et d'autres circuits de la logique de Digitals de . La technologie de CMOS est également employée pour une large variété de circuits analogues tels que les convertisseurs de données de des sondes d'image et les émetteurs récepteurs fortement intégrés pour beaucoup de types de communication.

Le CMOS désigné également parfois sous le nom du métal-oxyde-semi-conducteur de complémentaire-symétrie de . Le " de mots ; complémentaire-symmetry" ; se référer au fait que le modèle numérique typique de conception avec le CMOS emploie des paires complémentaires et symétriques de p-type et de n-type les transistors à effet de champ de semiconducteur métal oxyde de (transistors MOSFET) de pour des fonctions de logique.

Deux caractéristiques importantes des dispositifs de CMOS sont l'immunité de bruit élevée et la basse puissance d'énergie statique . La puissance significative est seulement dessinée quand les transistors dans le dispositif de CMOS commutent entre les états marche-arrêt. En conséquence, les dispositifs de CMOS ne produisent pas autant chaleur résiduelle que d'autres formes de logique, par exemple la logique (TTL) de Transistor-transistor de . Le CMOS laisse également une densité des fonctions de logique sur un morceau.

Le " d'expression ; métal-oxyde-semiconductor" ; est une référence à la structure physique de certains transistors d'effet de champ de ayant une électrode de porte en métal placée sur un isolateur d'oxyde, qui est alternativement sur un matériel de semi-conducteur de . Au lieu du métal, des électrodes de porte courantes (ceux y compris jusqu'au noeud de technologie de nanomètre 65) sont presque toujours faites à partir d'un matériel différent, du polysilicium , mais du MOS de limites et du CMOS néanmoins continuent à être employées pour les descendants modernes du processus original. Les portes en métal de ont fait un retour avec l'arrivée de Hauts-k matériaux diélectriques du dans le processus de CMOS, comme annoncé par IBM et Intel pour le noeud du nanomètre du 45 et là-bas.

Détails techniques

" ; CMOS" ; se rapporte à un modèle particulier de conception numérique de circuits, et à la famille des processus employés pour mettre en application ces circuits sur des circuits intégrés (morceaux). Les circuits de CMOS absorbent le moins de puissance et sont plus denses que d'autres réalisations ayant la même fonctionnalité. Pendant que cet avantage s'est développé et est devenu plus important, les processus et les variantes de CMOS sont venus pour dominer, de sorte que la grande majorité de fabrication moderne de circuit intégré soit sur des processus de CMOS.

Structure

La logique du CMOS utilise une combinaison de p-type et de n-type les transistors (transistors MOSFET) d'effet de champ de métal-oxyde-semi-conducteur de pour mettre en application les portes de logique et d'autres circuits de Digitals trouvés dans l'équipement des télécommunications des ordinateurs , et l'équipement du traitement des signaux . Bien que la logique de CMOS puisse être mise en application avec les dispositifs discrets (par exemple, dans une classe de circuits d'introduction), les produits typiques du film publicitaire CMOS sont des circuits intégrés composés de millions (ou de centaines de millions) de transistors des deux types sur un morceau rectangulaire de silicium de entre 0.1 et 4 centimètres carrés. Ces dispositifs s'appellent généralement le " ; chips" ; , bien que dans l'industrie ils désigné également sous le nom du " ; die" ; (singulier) ou " ; dice" ; (pluriel).

Dans la logique de CMOS, une collection de n-type transistors MOSFET sont arrangées dans un réseau déroulant du entre le noeud de rendement et le rail à tension inférieure d'alimentation d'énergie de , appelé le V_ss , qui a souvent rectifié par potentiel. Au lieu de la résistance de charge des portes de la logique du NMOS, les portes de logique de CMOS ont une collection de p-type transistors MOSFET dans un réseau cabreur du entre le rendement et le rail de haut-tension, appelée le V_dd . Cabreur et déroulant se référer à l'idée que le noeud de rendement, qui montre une certaine capacité interne , est chargé ou déchargé par les réseaux cabreurs et déroulants reliés. En affirmant ou De-en affirmant les entrées au circuit de CMOS, les différents transistors le long du pull-up et les réseaux déroulants deviennent le conducteur, et un chemin est relié du noeud de rendement à un des rails de tension. Un circuit numérique de CMOS ne peut pas être dans un pull-up et un état déroulant en même temps, excepté quand la commutation entre les deux états. Chaque entrée est reliée au cabreur et les réseaux déroulants d'une mode complémentaire, de sorte que quand un n-type transistor sur le chemin déroulant est éteint, le p-type sur le chemin cabreur soit allumé, et vice-versa.

La logique de CMOS absorbe moins de puissance que des circuits logiques de NMOS parce que le CMOS absorbe la puissance seulement en commutant (puissance dynamique ). Sur un typique ASIC en nanomètre 90 moderne de processus, le changement du rendement pourrait prendre 120 picosecondes, et se produit une fois toutes les dix nanosecondes. La logique de NMOS absorbe la puissance toutes les fois que le rendement est bas (puissance statique ), parce qu'il y a un chemin courant de V_dd à V_ss par la résistance et le n-type réseau de charge.

le P-type transistors MOSFET sont n-type complémentaire parce qu'ils s'allument quand leur tension de porte va suffisamment au-dessous de leur tension de source, et parce qu'ils peuvent tirer le drain toute la manière à V_dd. Ainsi, si un p-type et le n-type transistor ont leurs portes reliées à la même entrée, le p-type transistor MOSFET sera sur quand le n-type transistor MOSFET est éteint, et vice-versa.

Exemple : Porte NON-ET

Comme exemple, montré du côté droit est un schéma de circuit d'une porte du non-et dans la logique de CMOS.

Si tous les deux A et des entrées de B sont hauts, alors le les deux le n-type les transistors (moitié inférieure du diagramme) conduira, ni l'un ni l'autre du p-type transistors (moitié supérieure) conduira, et un chemin conducteur sera établi entre le rendement et le V_ss, apportant le bas de rendement. Si des entrées d'A ou de B est bas, une du n-type transistors ne conduira pas, un du p-type transistors veulent, et un chemin conducteur sera établi entre le rendement et le V_dd, apportant la haute de rendement.

Un autre avantage de CMOS au-dessus de NMOS est que le de bas-à-hautes et haut-à-basses de rendement transitions de sont rapide puisque les transistors cabreurs ont la basse résistance une fois branchés, à la différence des résistances de charge dans la logique de NMOS. En outre, le signal de sortie balance la pleine tension entre les bas et hauts rails. Cette réponse forte et plus presque symétrique rend également le CMOS plus résistant au bruit.

Voir l'effort logique pour une méthode de retard calculateur dans un circuit de CMOS.

Exemple : Porte NON-ET dans la disposition physique

Cet exemple montre un dispositif logique du non-et dessiné comme représentation physique car il serait manufacturé. La perspective physique de disposition est un " ; view" de l'oeil de l'oiseau ; d'une pile de couches. Le circuit est construit sur un P-type substrat. Le polysilicium , la diffusion, et le n-well désigné sous le nom du " ; layers" bas ; et sont insérés réellement dans des fossés du P-type substrat. Les contacts pénètrent une couche d'isolation entre les couches basses et la première couche de métal (metal1) établissant un rapport.

Les entrées au non-et (illustré dans la coloration verte) sont dans le polysilicium . Les transistors de CMOS (dispositifs) sont constitués par l'intersection du polysilicium et de la diffusion : Diffusion de N pour le dispositif de N ; Diffusion de P pour le dispositif de P (illustré dans la coloration saumonée et jaune respectivement). Le rendement (" ; out" ;) est relié ensemble en métal (illustré dans la coloration cyan). Des rapports entre le métal et le polysilicium ou la diffusion sont établis par des contacts (illustrés en tant que places noires. L'exemple physique de la disposition assortit le circuit logique du non-et donné dans l'exemple précédent.

Le dispositif de N est manufacturé sur un P-type substrat. Les dispositifs de P est fabriqués en N-type puits (n-well). Un P-type " de substrat ; tap" ; est relié à V_SS et un N-type robinet de n-well est relié à V_DD pour empêcher le Latchup .

Puissance : commutation et fuite

Les circuits de CMOS absorbent la puissance en chargeant et en déchargeant les diverses capacités de charge (la capacité la plupart du temps de porte et de fil, mais s'écoulent également et quelques capacités de source) toutes les fois qu'elles sont commutées. La charge déplacée est la capacité multipliée par le changement de tension. Se multiplier par la fréquence de commutation pour obtenir le courant utilisé, et se multiplier par tension encore pour obtenir la puissance caractéristique de commutation absorbée par un dispositif de CMOS :

P = C V^2 f

Une forme différente de puissance d'énergie est devenue apparente dans les années 90 pendant que les fils sur le morceau devenaient plus étroits et les longs fils devenaient plus résistifs. Les portes de CMOS à l'extrémité de ces fils résistifs voient lent pour entrer des transitions. Pendant le milieu de ces transitions, les réseaux de NMOS et de PMOS sont partiellement conducteurs, et le courant coule directement de V_dd dans V_ss. La puissance utilisée ainsi s'appelle la puissance du pied-de-biche de . La conception soigneuse qui évite de longs fils maigres faiblement conduits a amélioré cet effet, et puissance de pied-de-biche est presque toujours sensiblement plus petite que la puissance de commutation.

Les transistors de NMOS et de PMOS ont une tension de porte-à-source de seuil de , dont au-dessous le courant par le dispositif chute exponentiellement. Historiquement, les conceptions de CMOS ont fonctionné aux tensions d'alimentation beaucoup plus grandes que leurs tensions de seuil (V_dd pourrait avoir été 5 ; V, et V_th pour le NMOS et le PMOS pourraient avoir été 700 ; système mv). Mais car les tensions d'alimentation sont descendues pour conserver la puissance le V_dd au court-circuit de V_ss est évité.

Cependant, pour accélérer les conceptions, les fabricants ont commuté aux matériaux de grille qui mènent aux seuils à tension inférieure et à un transistor moderne de NMOS avec un V_th de 200 ; le système mv a un courant subliminal de la fuite significatif. Conçoit (par exemple processeurs de bureau) qui essayent d'optimiser leurs processus de fabrication pour la dissipation de puissance minimum lors du fonctionnement avaient abaissé V_th de sorte que la puissance de fuite commence à rapprocher la puissance de commutation. En conséquence, ces dispositifs absorbent la puissance considérable même lorsque ne commutant pas. La réduction de puissance de fuite using la nouvelle conception de matériel et de système est critique à la graduation soutenante du CMOS. L'industrie contemple l'introduction des Hauts-k diélectriques pour combattre le courant de fuite de porte croissant en remplaçant le bioxyde de silicium qui sont les diélectriques conventionnels de porte avec des matériaux ayant une constante diélectrique plus élevé. Une bonne vue d'ensemble des méthodes de fuite et de réduction sont expliquées dans la fuite en ISBN 0-387-25737-3 de technologies du nanomètre CMOS.

Voir également

Transistor MOSFET
La magie est logiciel d'ouvrir-source employé souvent comme outil de disposition pour des circuits de CMOS.
La combinaison des sondes du MEMS avec des processeurs de signal numérique sur un morceau simple de CMOS est parfois connue un CMOSens .

Random links:

Passages des chaînes de Silvretta et de Rätikon | Johnsburg, l'Illinois | Nouvelles de CBS | MoOLIT | Multiforme de Glioblastoma