Additionneur (l\'électronique)

Dans l'électronique, un additionneur ou l'été est un circuit de Digitals qui effectue l'addition des nombres. Dans des ordinateurs modernes les additionneurs résident dans l'unité (ALU) d'arithmétique-logique de où d'autres opérations sont effectuées. Bien que des additionneurs puissent être construits pour beaucoup de représentations numériques, telles que la décimale codée en binaire ou le Excess-3 , les additionneurs les plus communs opèrent des nombres binaires du . Dans les cas où le complément du deux est employé pour représenter des nombres négatifs il est insignifiant pour modifier un additionneur dans un additionneur soustracteur .

Types d'additionneurs

Pour les additionneurs à bit unique, il y a deux types généraux.

Demi d'additionneur a deux entrées, généralement marquées le A et le B , et deux sorties, le S de la somme et le portent le C de . Le S est le two-bit XOR du A et du B , et le C est le ET le du A et du B . Essentiellement le rendement de demi d'additionneur est la somme de deux nombres d'un-peu, avec le C étant le plus significatif de ces deux sorties.

Le deuxième type d'additionneur à bit unique est le plein additionneur . Le plein additionneur tient compte d'un transport a entré tels que des additionneurs multiples peuvent être utilisés pour ajouter de plus grands nombres. Pour éclaircir l'ambiguïté entre l'entrée et le rendement porter les lignes, le transport dedans est marqué le C_i ou le C_in tandis que la mise en oeuvre est marquée le C_o ou le C_out .

Demi d'additionneur

Demi d'additionneur est un circuit logique qui effectue une opération d'addition sur deux éléments binaires. Demi d'additionneur produit une somme et une valeur de transport qui sont les deux éléments binaires. $= A \ cdot B$

Être suit la table de logique pour demi d'additionneur :

Plein additionneur

Un plein additionneur est un circuit logique qui effectue une opération d'addition sur trois éléments binaires. Le plein additionneur produit une somme et porte la valeur, qui est les deux éléments binaires. Il peut être combiné avec d'autres pleins additionneurs (voir ci-dessous) ou travail seule. $= (A \ cdot B) + (C_i \ cdot (A + B)) = (A \ cdot B) + (B \ cdot C_i) + (C_i \ cdot A)$

additionneurs de Multiple-peu

L'ondulation portent l'additionneur

Quand de pleins additionneurs multiples sont utilisés avec l'Institut central des statistiques de transport et portent les sorties ont enchaîné ensemble alors ceci s'appelle une ondulation de portent l'additionneur parce que les corrects évaluent des ondulations de peu de transport d'un bit au prochain.

Il est possible de créer un circuit logique using plusieurs pleins additionneurs pour ajouter des nombres de multiple-peu. Chaque plein additionneur entre un $C_ {dedans}$ , qui est le $C_ {dehors}$ de l'additionneur précédent. Ce genre d'additionneur est une ondulation de portent l'additionneur , puisque chaque porter le " de peu ; ripples" ; au prochain plein additionneur. Noter que le premier (et seulement le premier) plein additionneur peut être remplacé par demi d'additionneur.

La disposition d'une ondulation portent l'additionneur est simple, qui tient compte du temps rapide de conception ; cependant, l'ondulation portent l'additionneur est relativement lente, puisque chaque plein additionneur doit attendre le peu de transport à calculer à partir du plein additionneur précédent. Le retard de porte de peut facilement être calculé par l'inspection du circuit de plein additionneur. Après le chemin du $C_ {dedans}$ aux expositions du $C_ {dehors}$ 2 portes qui doivent être passées à travers. Donc, un additionneur à 32 bits exige 31 portent des calculs et le calcul final de somme pour l'un total de $31*2 + 1 = la porte 63$ retarde.

Porter regardent-en avant des additionneurs

voient également : Le portent regardent-en avant le

l'additionneur

Pour réduire le temps de calcul, les ingénieurs ont trouvé des moyens plus rapides d'ajouter deux nombres binaire en employant le portent les additionneurs de lookahead Ils travaillent à côté de créer la propagation et produisent des signaux ( P et G ) pour chaque position de peu, basé dessus si un transport est propagé à travers d'une position de peu moins significative (au moins on entré est un « 1 »), un transport est produits en cette position de peu (les deux entrées sont « 1 »), ou si un transport est tué en cette position de peu (les deux entrées ont « 0 ans »). Dans la plupart des cas, le P est simplement le rendement de somme d'un half-adder et le G est le rendement de transport du même additionneur. Après le P et le G sont produits portent pour chaque position de peu sont créés. Certains avancés portent des architectures de lookahead sont le Manchester portent à chaînes et l'additionneur de Bernache cravant-Kung de .

Quelques autres architectures d'additionneur de multi-peu divisent l'additionneur en blocs. Il est possible de varier la longueur de ces blocs basés sur le retard de propagation des circuits pour optimiser le temps de calcul. Ces additionneurs basés par bloc incluent le portent l'additionneur de déviation qui déterminera des valeurs du P et du G pour chaque bloc plutôt que chaque peu, et le portent l'additionneur choisi qui précrée la somme et portent des valeurs pour l'un ou l'autre possible portent l'entrée au bloc.

D'autres conceptions d'additionneur incluent l'additionneur conditionnel de somme de , le portent l'additionneur de saut, et le portent l'additionneur complet .

Lookahead portent l'unité

voient également : Le Lookahead portent le

l'unité

En combinant le multiple porter regardent-en avant des additionneurs encore que de plus grands additionneurs peuvent être créés. Ceci peut être employé aux niveaux multiples pour faire encore de plus grands additionneurs. Par exemple, l'additionneur suivant est un additionneur 64-bit qui emploie 16 4 le bit CLAs avec deux niveaux de LCUs.

compresseurs de 3:2

Nous pouvons regarder un plein additionneur comme compresseur de 3:2 de : il additionne trois entrées d'un-peu, et renvoie le résultat comme nombre two-bit simple. Ainsi, par exemple, une entrée des résultats du 101 dans un résultat du 1+0+1=10 (2). Le transport-dehors représente le peu un du résultat, alors que la somme représente le peu zéro. De même, demi d'additionneur peut être utilisé comme compresseur de 2:2 de .

des compresseurs de 3:2 peuvent être utilisés pour accélérer l'addition de trois cumulateurs ou plus. Si les cumulateurs sont exactement trois, la disposition est connue pendant que le Porter-sauvent l'additionneur . Si les cumulateurs sont quatre ou plus, plus d'une couche de compresseurs est nécessaire et il y a diverse conception possible pour le circuit : les plus communs sont Dadda et les arbres de Wallace de ce genre de circuit spécialement est employés dans les multiplicateurs, qui est pourquoi ces circuits sont également connus comme multiplicateurs de Dadda et de Wallace.

Voir également

: Catégorie : Additionneurs
Machine à calculer
Additionneur soustracteur
Subtractor
Multiplicateur binaire

Random links:

CVCC | Enrique du Malacca | Kazuo Koike | Xaya Iccita | Serpiente_(electrónica)